多进制数字频率调制也称多元调频或多频制。
M频制有M个不同的载波频率与M种数字信息对应,即用多个频率不同的正弦波分别代表不同的数字信号,在某一码元时间内只发送其中一个频率。
2016/9/7 5:44:24 166KB FPGA MFSK
1
使用QuarterII软件进行verilog言语编写的代码,里面有完整的代码以及器件的链接
2020/7/14 17:04:21 6.78MB FPGA 频率计
1
使用QuarterII软件进行verilog言语编写的代码,里面有完整的代码以及器件的链接
2020/9/1 8:36:02 6.78MB FPGA 频率计
1
文档+源码合集《基于FPGA的嵌入式图像处理系统设计》和《基于FPGA的数字图像处理原理及应用》材料本材料包括《基于FPGA的嵌入式图像处理系统设计》和《基于FPGA的数字图像处理原理及应用》。
其中,原理及应用这本书偏重工程应用,详细易懂,有verilog源码好上手。
现在把PDF和源码找好了,非常非常全面实用的实战案例,基于FPGA!
2017/6/15 9:49:08 179.58MB FPGA 图像处理
1
基于FPGA的SOPC嵌入式零碎设计与典型实例
1
基于FPGA的SOPC嵌入式零碎设计与典型实例
1
基于FPGA硬件Verilog言语的开平方根算法实现
2021/3/19 5:25:18 2KB FPGA、FPGA
1
本代码为在Vivado2017.4版本下基于FPGA开发的产生简单波形信号VerilogVHDL代码,波形包括正余弦波,方波,锯齿波,三角波,2PSK,2ASK,FM,AM四种调制信号,是运用DDSIP核产生的,项目可以在Vivado2017.4软件上直接打开,可以仿真看波形。
实测全部可用。
2019/6/23 18:13:37 45.98MB FPGA Verilo Vivado
1
1.输入按键开关设计为7个,密码位数要14位。
14位数字密码分成高7位(DH6….DH0)和低7位(DL6….DL0)两次输入,用数字逻辑按键开关预置,2.开锁输出信号out为1表示开锁,否则不开锁。
3.输出报警信号均为1有效,分为声报警Soundthealarm(扬声器)和lightalarm(发光管),4.14位数字密码分时操作,先预置高7位,然后再置入低7位,(顶层电路可参考图1)。
5.要求电路工作可靠,保密性强,开锁出错立即报警,(用声光两种方式同时报警)。
6.利用QuartusⅡ软件,混合设计方法进行设计、编译、并在FPGA芯片上实现。
7.14位密码自己设定。
比如:“10010010011100”。
本次设计采用本人学号后三位分别用BCD码+两位班号,其中一班是01,二班是10,三班是11四班是00作为设计密码。
2019/11/18 17:13:42 380KB EDA课设报告 FPGA 14位密码锁 密码可变
1
DDS波形发生器由FPGA产生DDS数字信号
2020/3/20 22:49:12 409KB dds
1
共 356 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡