北斗卫星导航信号模拟是接收机开发与复杂环境下性能评估的关键技术。
给出一种基于文件产生与播放的简易模拟产生方法。
文件产生部分提出了一种对不同卫星建立信号采样时间与卫星发射时间的时间压扩算法,实现了时变多普勒和伪距的模拟,生成了卫星导航接收机处的复杂信号。
播放硬件以FPGA和DDR2为基础,通过PCI将信号文件传入DDR2,在FPGA中实现了数据的连续读取,经插值滤波和数模转换后形成中频信号,再经射频调制输出。
通过北斗接收机的测试,证明了信号产生和播放硬件方案的可行性。
1
利用时钟IP核设计用户时钟,vivado仿真工程,可直接应用于实际开发中。
2024/1/22 7:19:03 263KB FPGA时钟设计 Vivado仿真
1
WilliamStallings的计算机结构中的CPU设计,体现微指令与微操作思想。
可以实现四则运算,分支跳转,逻辑运算等常见功能。
包含各个模块的VHDL文件,总元件图,实验报告(Chinglish...),波形仿真等。
使用时请自行重新例化元件。
2024/1/22 4:15:48 349KB FPGA CPU VHDL
1
FPGA与高速串行IO讲告诉的FPGA设计
2024/1/21 16:22:38 4.33MB FPGA 高速串行
1
基于DSP与FPGA的LED显示屏控制系统的设计.rar
1
cycloneIII-DDR2-USB3.0(CYUSB3014)Fpga开发板资料程序实例fCadence硬件原理图+PCB+Verilog例程源码+文档资料
1
这是一个基于VGA显示和PS2键盘的贪吃蛇游戏进入时屏幕提示“entertoplay”,W,S,A,D四个CS游戏方向键,可按下P(PAUSE)暂停,进入选择关级,然后按下G(GO_ON)继续。
游戏设置9关,每关吃下21个苹果即可过关。
蛇的移动速度随着关级增加。
2024/1/21 7:23:12 450KB verilog fpga vga 贪吃蛇
1
FMC(FPGAMezzanineCard)简而言之,是具有特定功能的子卡模块。
FPGA夹层卡(FMC)标准由包括FPGA厂商和最终用户在内的公司联盟开发,属于ANSI标准,旨在为基础板(载卡)上的FPGA提供标准的夹层卡尺寸、连接器和模块接口。
I/O接口与FPGA分离,不仅简化了I/O接口模块设计,同时还能最大化载卡的重复使用率。
本示例为将几个信号通过ZC706上的FMC接口输出到载卡上。
1.源代码:moduletop(clk,CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE);inputclk;outputCLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;regCLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;integercounter=0;parameterN=20;integercounter1=0;regclk_div=0;initialbegin等等
2024/1/21 3:34:57 814KB fmc
1
黑金FPGA开发板verilog例程代码,是关于FPGA的时钟和信号的讲解
2024/1/20 17:03:26 31.25MB 黑金FPGA verilog
1
智能小车基于FPGA的智能小车系统设计
2024/1/19 21:44:43 2MB 智能小车
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡