实验目的】1. 掌握CPU的设计步骤2. 学会芯片的运用及其功能【实验环境】Maxplus2环境下实现非常简单CPU数据通路的设计【实验内容】可选以下实验之一：1、绘制“非常简单CPU”数据通路（MAX+PLUSII环境）数据通路2、绘制移位-相加乘法电路（MAX+PLUSII环境）3、绘制MIPS处理器数据通路（“画笔”或Powerpoint或手工）实验辅助材料对上述三个实验，分别提供以下辅助材料：1、“非常简单CPU”数据通路，给出步骤和指导，见后。
2、乘法电路，给出实验原理图（MAX+PLUSII的gdf文件，但不完整或有错误）。
3、MIPS处理器，给出数据通路的图片文件。
附：绘制“非常简单CPU”数据通路步骤及指导非常简单CPU的寄存器：一个8位累加器AC，一个6位的地址寄存器AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。
其数据通路详见教材P。
2、乘法电路，给出实验原理图（MAX+PLUSII的gdf文件，但不完整或有错误）。
3、MIPS处理器，给出数据通路的图片文件。
附：绘制“非常简单CPU”数据通路步骤及指导非常简单CPU的寄存器：一个8位累加器AC，一个6位的地址寄存器AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。
其数据通路详见教材P。
2024/3/30 4:14:19
146KB
1
java利用sigar-1.6.3.82.jar获取服务器运行时CPU、内存、网络等信息,已使用该jar开发完整项目，压缩包中包含所需的dll文件，以及放置位置，本人64位系统
2024/3/29 6:26:03
636KB
1
对于一副图像，比如1000*800分辨率，我们在处理时，通常思路是从第1个像素开始，一直计算到最后一个像素。
其实，目前不论手机还是个人电脑，处理器都是多核。
那么完全可以将整副图像分成若干块，比如cpu为4核处理器，那么可以分成4块，每块图像大小为1000*200，这样程序可以创建4个线程，每个处理器执行一个线程，每个线程处理一个图像块。
更多内容请参考：http://blog.csdn.net/grafx/article/details/71084473
其实，目前不论手机还是个人电脑，处理器都是多核。
那么完全可以将整副图像分成若干块，比如cpu为4核处理器，那么可以分成4块，每块图像大小为1000*200，这样程序可以创建4个线程，每个处理器执行一个线程，每个线程处理一个图像块。
更多内容请参考：http://blog.csdn.net/grafx/article/details/71084473
2024/3/23 14:28:02
1.99MB
1
intelskylake平台EDSCPU 规格书544924_Skylake_Processor_EDS_Vol_1_Rev_2p2.pdf
2024/3/19 21:41:05
4.11MB
1
本科生计算机组成原理课程大作业，使用XilinxN4开发板，实验实现：31条MIPS指令单周期CPU可通过前仿真但不能下板，原因未查明
2024/3/17 15:56:51
5.25MB
1
参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。
利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。
为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。
对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。
（1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据；
（2）实现一条JRS指令，以便在符号标志位S=1时跳转。
需要改写ID段的控制信息，并改写IF段；
（3）实现一条CMPJDR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset；
（4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；
（5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器；
（6）探索5段流水带cache的CPU的设计。
利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。
为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。
对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。
（1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据；
（2）实现一条JRS指令，以便在符号标志位S=1时跳转。
需要改写ID段的控制信息，并改写IF段；
（3）实现一条CMPJDR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset；
（4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；
（5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器；
（6）探索5段流水带cache的CPU的设计。
2024/3/14 23:02:54
2.29MB
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2024/3/13 17:01:33
3.42MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB