UART串口32路fpga开关控制电路protel99se原理图+封装，VerilogFPGA控制逻辑工程源码+说明文档资料,资料提供RPOTEL版原理图及PCB器件封装（项目中PCB为2层板，PCB版图不于提供）系统主要硬件包括1、核心部件为ALTERA公司的MAXII系列CPLD，型号为EPM1270T144C5，串口通信逻辑及系统功能都以VERILOG语言实现，串口波特率为115200K2、该硬件支持16路设备的测试，同时提供扩展接口，通用硬件级连可以实现32路设备的应用测试。
3、每一路设备对应一个模拟开关和一个共阳极红率双色LED灯，模拟开关来控制设备的上下电，双色LED灯
3、每一路设备对应一个模拟开关和一个共阳极红率双色LED灯，模拟开关来控制设备的上下电，双色LED灯
2025/1/31 16:05:55
2.9MB
1
FPGA控制TDC-GPX芯片进行测量，测量结果由usb发送至电脑，使用时先将程序下载到FPGA开发板，然后通过cyconsole下载USB固件tcxmaster.hex，电脑向FPGA发送十六进制0a0a启动测量，发送0b0b结束测量，发送0f0f对芯片进行复位
2025/1/31 2:24:02
7KB
1
介绍一种基于FPGA为控制核的随屏显示(OSD)技术,在视频信号上实现字符图像的叠加。
该方案将被叠加的字符或图像数据保存在FPGA内部的ROM中,由内部逻辑控制电路产生点阵时序,控制视频通道切换开关,完成叠加功能。
本方案具有源代码组织简单,扩展性好,字符显示位置修改灵活的优点。
实验结果表明,此方案电路工作稳定,字符相位抖动范围小,能广泛地应用于随屏显示技术。
该方案将被叠加的字符或图像数据保存在FPGA内部的ROM中,由内部逻辑控制电路产生点阵时序,控制视频通道切换开关,完成叠加功能。
本方案具有源代码组织简单,扩展性好,字符显示位置修改灵活的优点。
实验结果表明,此方案电路工作稳定,字符相位抖动范围小,能广泛地应用于随屏显示技术。
2025/1/30 15:24:53
550KB
1
cordic算法的NCO在FPGA中的实现，quartusII完整verilog程序，modelsim仿真亲测，绝对有用
2025/1/30 3:54:57
549KB
1
这是黑金AX545/AX516的教程里面包含黑金大部分实验即使没有开发板也可以配合modelsim仿真
2025/1/28 20:14:19
18.42MB
1
通过利用QuatrusII软件编写verilog的AD转换代码，使用USBblaster将代码下载到FPGA开发板中，外接10MHz信号源，从而可将模拟信号转换为数字信号
2025/1/27 22:11:03
385KB
1
利用FPGA实现图片的ROM存储及VGA显示，图片大小为64*64，利用matlab生成.mif文件，利用ROM读取，实现VGA显示
2025/1/27 6:11:05
1.18MB
1
基于verilog的FPGA数字时钟，如果安装了ISE可以直接打开.xise文件下载到FPGA板上，否则可以找文件夹中的.v文件使用
2025/1/25 16:41:56
795KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB