基于Quartus13.0的EDA实验程序，1.设计一个10进制计数器，用七段数码管显示计数器的数值，以开发板上1个按键作为计数器的时钟输入，按键每按动一次，相当于产生“一个时钟脉冲”，观察开关抖动情况。
2.设计一个去抖电路，按键信号经去抖以后再作为计数器的时钟输入，观察去抖效果。
2.设计一个去抖电路，按键信号经去抖以后再作为计数器的时钟输入，观察去抖效果。
2024/7/27 11:37:03
3.01MB
1
精通VerilogHDL：IC设计核心技术实例详解-高清PDF版（扫描版），FPGA推荐教程。
2024/7/12 16:26:21
55.36MB
1
使用VerilogHDL语言开发的简易十进制计算器。
输入为4*4矩阵键盘，输出为数码管，可进行一位十进制加减乘除运算。
FPGA芯片为CycloneIIEP2C8C208。
使用时管脚分配应根据实际硬件情况重新编订。
输入为4*4矩阵键盘，输出为数码管，可进行一位十进制加减乘除运算。
FPGA芯片为CycloneIIEP2C8C208。
使用时管脚分配应根据实际硬件情况重新编订。
2024/7/2 3:21:22
1.24MB
1
并行结构FIR滤波器的VerilogHDL代码，Vivado工程，含testbench与仿真，仿真结果优秀
2024/6/17 21:09:15
4.35MB
1
基于FPGA的VerilogHDL-LPM_ROM控制器，完整工程，配合相关文档，对学习如何设计LPM_ROM控制器非常有帮助。
2024/6/3 2:12:15
306KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB