MasterSPI的Verilog源代码(包括文档测试程序),强烈推荐
2023/5/31 20:47:25 182KB SPI Verilog
1
verilog源代码,flash抑制的方案与单片机接口方案以及usb接口
2023/5/14 18:31:21 4KB NAND flash
1
FPGA计划曼彻斯特编解码Verilog源代码modulemd(rst,clk16x,mdi,rdn,dout,data_ready);inputrst;inputclk16x;inputmdi;inputrdn;output[7:0]dout;outputdata_ready;regclk1x_enable;regmdi1;regmdi2;reg[7:0]dout;reg[3:0]no_bits_rcvd;reg[3:0]clkdiv;regdata_ready;wireclk1x;regnrz;wiresample;reg[7:0]rsr;//Generate2FFregistertoacceptserialManchesterdatainalways@(posedgeclk16xorposedgerst)beginif(rst)beginmdi1<=1'b0;mdi2<=1'b0;endel
1
配合本人所写FPGA教学系列文章运用,具体参考UART系列第二篇
2023/2/12 1:49:15 4KB verilog uart fpga 串口通信
1
PLX9054开辟板Verilog源代码
2015/9/26 10:19:51 75KB PLX9054 Verilog 源代码
1
PLX9054开辟板Verilog源代码
2021/5/9 21:54:32 75KB PLX9054 Verilog 源代码
1
H.264标准解码器全部verilog源码,包括帧内、帧间、变换编码、熵编码、滤波等一切模块
2020/7/6 9:22:20 808KB H.264 verilog decoder
1
FFT的蝶形运算完成饿Verilog源代码,这是我们的一个实验中的一个重要模块。
2021/3/18 1:53:42 5.11MB FFT 蝶形运算 Verilog 源代码
1
本代码实现了任意层电梯的设计,不是经过枚举,而是经过逻辑实现,层数只需在宏中定义即可。
2016/10/27 1:57:05 7KB 任意层电梯 verillog
1
FPGAVerilog硬件实现的LDPC编码解码,资源中附带Verilog源代码以及附带MATLAB仿真源程序,欢迎下载,谢谢运用~~~
2016/7/18 20:02:54 12.92MB LDPC Verilog matlab
1
共 25 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡