首页 开发技术 硬件开发     /    任意层电梯设计Verilog源代码

任意层电梯设计Verilog源代码

上传者: strangermcl | 上传时间:2016/10/27 1:57:05 | 文件大小:7KB | 文件类型:txt
任意层电梯设计Verilog源代码
本代码实现了任意层电梯的设计,不是经过枚举,而是经过逻辑实现,层数只需在宏中定义即可。
本软件ID:3842609

文件下载

资源详情

-硬件开发

评论信息

  • zh573505904:
    代码挺好的,值得好好学习一下。挺有用的。值得下载2014-06-18
  • scorpio__h:
    百度文库找到了这个的文档==感觉是把文档里面附的代码粘贴出来饿了。。2013-08-30
  • luoxingyu2010:
    还不错!很实用!2013-07-07
  • ssh0805:
    代码挺全的,好好研究下2013-01-06
  • 七夜子风:
    这个代码可以改进下,就完美了2012-10-18

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明