非常实用的FIRIP核设置教你轻松调用IP核及设置参数
2024/8/3 11:38:41 2MB FIR IP核设置
1
基于FPGA的千兆以太网ip核源码,同时支持10/100M传输,功能比较完善,验证测试过
2024/7/14 0:42:02 2.98MB fpga
1
modelsim10.7文件及方法。
软件查看另一个分享。
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
ModelSim10.7可与QuartusII18.0以及VIVADO2018.X版本无缝连接,并且完美支持最新器件型号,例如ZYNQ以及7的开发等。
并且目前FPGA+ARM的ZYNQ方案较为火热,ModelSim10.7更为改方案提供更加便捷的仿真。
2024/7/12 11:52:50 114B 软件
1
利用verilog编写系统时钟模块,调用dll的IP核,将输入50MHz的系统时钟信号分频或扩频成所需要的24MHz和100MHz信号,简单易行,亲测可用
2024/7/3 18:22:08 3.3MB verilog clock fpga
1
本实验重点讲MC8051_IP核的应用及相关设计软件的使用,并通过一个简单的C51程序对51core进行硬件测试。
2024/6/17 0:34:55 1.91MB MC8051_IP核实验教程_part1
1
matlab生成四种波形的matlab和mif文件,分别为方波,三角波,锯齿波,正弦波,供fpga中rom初始化仿真使用(设置IP核:位宽为8,深度为256的单端口rom,所以它们的周期为256*20ns)
2024/6/11 15:56:09 4KB matlab quartu mif文件
1
用verilog实现FOC算法的SVPWM部分,工程是quartus13.0建立的,用的IP核较少,可移植性强,可以轻松用到xilinx,lattice等平台上。
2024/6/1 1:23:40 22.95MB FPGA verilog SVPWM 电流环
1
xilinx的FIFO_generator的ip核详述,提供了各个管脚的功能,以及例化模板
2024/4/27 10:22:26 8.19MB fifo
1
大话处理器:处理器基础知识读本的真正完整本,全部八章,手动呕血扫描加书签,非网上那种6.33MB的太监版~!以全家人性命为誓~!作者简介  万木杨,网名木兮清扬,华为公司服务近6年,曾任软件工程师、算法工程师、系统工程师,擅长多媒体算法设计和编写高效代码。
作者自2004年起开始研究多媒体算法,从语音识别,到人脸动画,再到视频编解码,足迹遍布语音、图像、视频、3D。
自2006年在DSP上编写程序,从此开始深入研究处理器内部结构,后来接触过大量的半导体公司和处理器芯片,对处理器技术和产品有着深刻的理解。
闲暇之余,作者喜爱读书,多年来保持平均两周一本的速度。
·查看全部>>目录第1章漫游计算机世界1.1计算机的前世、今生、来世1.2计算机分门别类1.3PC机结构探秘第2章初识处理器——掀起你的盖头来2.1处理器是怎样工作的——处理器的硬件模型2.2怎样来使用处理器——处理器的编程模型2.3处理器的分层模型2.4选什么样的处理器——适合的才是最好的第3章指令集体系结构——处理器的外表3.1指令集是什么3.2指令集发展的来龙去脉3.3指令集的五朵金花3.4地盘之争3.5汇编语言格式——没有规矩不成方圆第4章微架构——处理器的内心世界4.1跟着顺溜学流水线4.2从子弹射击到指令执行4.3从顺序执行到乱序执行——因时制宜4.4处理器并行设计——并行,提高性能的不二法门4.5指令并行(InstructionLevelParallelism)4.6数据并行(DataLevelParallelism)4.7线程并行(ThreadLevelParallelism)4.8并行总结4.9微架构总结第5章Cache——处理器的“肚量”5.1什么是Cache——探索既熟悉又陌生的领域5.2处理器的Cache结构——探索那些鲜为人知的秘密5.3Cache一致性5.4片内可寻址存储器——软件管理的Cache第6章编写高效代码——时间就是生命6.1软件效率——21世纪什么最重要?效率!6.2减少指令数——勤俭持家6.3减少处理器不擅长的操作——不要逼我做我不喜欢的事情6.4优化内存访问——别让包袱拖垮了你6.5充分利用编译器进行优化——编译器:我才是优化第一高手6.6利用多核来加速程序——人多力量大第7章SOC——吸星大法7.1SOC大一统时代7.2IP核第8章“芯”路历程——明明白白我的“芯”8.1逻辑电路基础——计算机的基本构成8.2芯片设计——芯者,国之大事,不可不察也8.3芯片制造——点沙成金
2024/3/30 4:01:22 24.3MB 大话处理器 pdf 完整版 pdf
1
 本设计基于DDS原理和FPGA技术按照顺序存储方式,将对正弦波、方波、三角波、锯齿波四种波形的取样数据依次全部存储在ROM波形表里,通过外接设备拨扭开关和键盘控制所需波形信号的输出,最终将波形信息显示在LCD液晶显示屏上。
各硬件模块之间的协调工作通过嵌入式软核处理器NiosⅡ用编程实现控制。
本设计所搭建的LCD12864控制器是通过编程实现的IP核。
1
共 73 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡