UART_232串口VERILOG代码,包括UART_baudrateUART_rxUART_tx三个逻辑模块QUARTUS18.0工程源码
1
I2C总线EEPROMAT24CM01读写FPGA控制器,Verilog代码实现。
将8bit字节形式的数据写入EEPROM指定的地址中,从指定的地址读取数据以8bit字节形式输出,友好的读写握手接口信号。
容易修改以适应其它I2C总线的存储器。
该代码已在多个实际项目中应用,得到充分验证。
2025/2/11 5:08:57 11KB AT24CM01 EEPROM I2C总线
1
通过利用QuatrusII软件编写verilog的AD转换代码,使用USBblaster将代码下载到FPGA开发板中,外接10MHz信号源,从而可将模拟信号转换为数字信号
2025/1/27 22:11:03 385KB verilog FPGA AD
1
基于FPGA的电子密码锁的设计报告verilog代码
2024/12/1 4:41:40 631KB verilog 电子密码锁 FPGA
1
ds18b20的verilog代码,已经通过了测试,所用的板子是21EDA
2024/11/10 8:42:45 836KB verilog代码 ds18b20 已经成功
1
北航计算机组成课程设计单周期CPU的Verilog代码实现,内包含源代码和相应的测试文件
2024/11/8 21:22:27 13KB 单周期CPU
1
verilog代码实现pwm输出,并用三个按键来进行pwm的频率、占空比在数码管上的显示,第一个按键控制数码管显示频率还是占空比,第二个按键是增加频率或占空比,第三个按键则是减少频率或占空比,频率范围500-20kHz(数码管不显示单位默认为Hz),占空比范围(0.1-0.9)
2024/9/24 16:38:50 4KB pwm 数码管显示 按键
1
已经过调试的简易逻辑分析仪代码,用verilog写的。
2024/8/31 16:45:38 650KB 逻辑分析仪 verilog
1
数字电子技术课程设计医院病房呼叫系统纯VeriLog代码实现,涉及二分法,4位数码管译码器,和蜂鸣器的使用等。
比较适合入门或者参考为课设。
1
这是个串口通信的Verilog代码,代码简单明了。
在顶层收到PC一个字节然后再发给PC。
适合初学者使用
2024/8/18 21:42:33 4.13MB 串口 Verilog TestBench
1
共 127 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡