波形产生功能。
DDS方法。
可产生方波、正弦波、三角波,频率范围约1-10kHz。
2025/2/21 13:35:27 4.45MB 波形发生 VHDL
1
使用VHDL语言实现的TLC5615的驱动程序已经在FPGA(AlteraEP4CE6E22C8N)上验证通过时钟频率为50MHz经过6分频后得到8MHz最终的时钟频率请参看TLC5615_TransmitData.vhd中描述
2025/2/20 0:01:17 4KB FPGA VHDL TLC5615 驱动程序
1
quartus9.0实现的三角波,VHDL语言
2025/1/30 19:29:19 337KB quartus 三角波 VHDL
1
简显的vhdl语言讲解,入门级,上手较快
2024/12/28 19:48:22 3.68MB vhdl
1
使用VHDL语言进行直接序列扩频通信系统的仿真,实现信源产生、解扰、交织、直扩、BPSK调制、解调、相关、解交织、解扰、判决等一系列功能。
PS:有同学反映文件损坏,又重新上传了一遍
1
用VHDL语言编写的I2C程序,可以使用
2024/12/17 0:01:38 14KB VHDL
1
VHDL语言编写的基于基2的并行256,1024深度的FFT源代码
2024/11/24 2:55:56 15KB FFT
1
VHDL语言实现16QAM调制的工程VHDL语言实现16QAM调制的工程
2024/11/10 1:15:16 42KB FPGA 16QAM
1
VHDL电子万年历,基于VHDL语言,EDA技术的年月日时分秒型计数器
2024/10/22 14:20:55 4.85MB VHDL,EDA
1
使用QuartusII开发、基于VHDL语言实现的电子时钟,在睿智四代AX4010板子上进行验证。
实现的功能有:时分秒显示、重置、按键消抖、整点报时。
补充说明:1.代码可能还不完善,供参考学习使用。
2.顶层连线图中部分连线是采用了“隔空连线”的方法,就是右键管脚直接绑定,这样可以使顶层图连线尽可能少,以减少线的交叉。
所以需要读懂每个接口的输入输出。
2024/10/13 11:54:37 505KB 数字系统 电子钟 实验报告
1
共 101 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡