rtl-sdr驱动安装法式

本项目是使用Xilinx的ISE开发工具建立的工程，代码规范、可移植性强，保证下载者可以实现真实效果(如有技术疑问请加群:450843130进行一致答复)。
文件分类清晰包括ISE工程、RTL代码、Sim仿真代码。
该工程通过一个led的例子实现了icap在线升级的功能，使用到了官方提供的原语。

kobe大作，分析or1200架构和数据流，分析rtl代码--openrisc那些事儿

用verilog完成SPI的传输，包括RTL级源码和仿真文件等

Xilinx官方翻译的《FPGA并行编程》，本书以10个数字信号处理为例，带我们了解HLS如何使C代码并行运行，深入浅出的将HLS实现方法，硬件设计的考虑以及系统优化都一一介绍。
本书可以在小白仓库微信公众号号免费下载，还可以在Xilinx学术合作找到相应的下载链接。
本人还制作了该书的读书笔记，详情请见《FPGA并行编程》读书笔记专栏启动说明：https://blog.csdn.net/qq_35712169/article/details/99738006。
本书将着重介绍高层次综合（HLS）算法的使用并以此完成一些比较具体、细分的FPGA应用。
我们的目的是让读者认识到用HLS创造并优化硬件设计的好处。
当然，FPGA的并行编程肯定是有别于在多核处理器、GPU上实行的并行编程，但是一些最关键的概念是相似的，例如，设计者必须充分理解内存层级和带宽、空间局部性与时间局部性、并行结构和计算与存储之间的取舍与平衡。
本书将更多的作为一个实际应用的向导，为那些对于研发FPGA系统有兴味的读者提供帮助。
对于大学教育来说，这本书将更适用于高阶的本科课程或研究生课程，同时也对应用系统设计师和嵌入式程序员有所帮助。
我们不会对C/C++方面的知识做过多的阐述，而会以提供很多的代码的方式作为示范。
另外，读者需要对基本的计算机架构有所熟悉，例如流水线（pipeline），加速，阿姆达尔定律（Amdahl'sLaw）。
以寄存器传输级（RTL)为基础FPGA设计知识并不是必需的，但会对理解本书有所帮助。

Spyglass入门必看，包含spyglass的安装教程，证书设置以及入门学习，包含五个小实验与实例RTL代码，可以学习Spyglass的基本用法以及lint检查功能。

1.本实例用于控制开发板上面的SDRAM完成读写功能；
先向SDRAM里面写数据，然后再将数据读出来做比较，如果不婚配就通过LED变亮显示出来，如果一致，LED就不亮。
2.part1目录是使用Modelsim仿真的工程；
3.part2目录是在开发版上面验证的工程；
2.1.part1_32目录是4m32SDRAM的仿真工程；
2.2.part1_16目录是4m16SDRAM的仿真工程；
\model文件夹里面是仿真模型；
\rtl文件夹里面是源文件；
\sim文件夹里面是仿真工程；
\test_bench文件夹里面是测试文件；
\wave文件夹里面是仿真波形。
3.1.工程在\project文件夹里面;3.2.源文件和管脚分配在\rtl文件夹里面;3.3.下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。

为了克服基于传统查表法实现DDS方法占用存储单元多、运算速度和精度较低等缺陷，重点研究并实现了基于CORDIC算法的线性调频信号产生方法。
采用Verilog硬件描述言语设计实现了基于CORDIC算法的流水线式直接数字合成器(DDS)，结合线性调频信号的相位调制函数，实现了线性调频信号的硬件产生。
ModelSim上RTL仿真结果验证了该方法的正确性。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。