采用FPGA芯片是基础板spartan6X16系列。
VGA位宽是16位，下载程序的同学，直供参考，也可以用差不多类似的板子下载试一下！
VGA位宽是16位，下载程序的同学，直供参考，也可以用差不多类似的板子下载试一下！
2024/3/30 8:51:14
4.48MB
1
适合新手学习verilogHDL语言。
并附有testbench文件，共新手学习使用。
适合新手学习verilogHDL语言。
并附有testbench文件，共新手学习使用。
并附有testbench文件，共新手学习使用。
适合新手学习verilogHDL语言。
并附有testbench文件，共新手学习使用。
2024/3/25 9:41:33
2KB
1
包括16位图像体绘制、BMP图像体绘制、分割体数据后体绘制、shearwarp、加滤波、对sobel后的数据体绘制、ImageCast、3D纹理映射法、交互加速、MIP、体数据保存研究等等50余个可运行样例程序。
2024/3/24 15:46:12
91KB
1
本文介绍的基于CAN总线的智能阀门电动执行器，不仅控制精度高（采用∑-Δ16位模数转换器）、可自动初始化系统参数，而且操作控制方便，通过功能按钮选择相应功能进行设置，通过LCD可准确了解整个设置过程。
同时针对阀门的流量特性特别设计了阀门工作特性曲线设置功能，可对不同阀门工作特性进行补偿。
同时针对阀门的流量特性特别设计了阀门工作特性曲线设置功能，可对不同阀门工作特性进行补偿。
2024/3/24 6:55:47
62KB
1
(代码简洁,绝对可用)使用python将24位或者16位图像转换为8位图像，用于labelme标记的MASK_RCNN进行样本训练,自己的样本数据是24位就是用这代码进行转换成8位,样本已训练成功.(16位亦可用).
2024/3/15 14:17:35
917B
1
《国外计算机科学教材系列•Intel汇编语言程序设计(第5版)》全面细致地讲述了汇编语言程序设计的各个方面。
从微处理器体系结构、工作机制到指令集；
从最基本的编译器链器的使用到高级过程、结构和宏的使用；
从用纯汇编编写程序到用C／C++等最新编译器与汇编的混合接口编程；
从16位实模式下BIOS、DOS实模式文本及图形程序设计到32位保护模式的Windows程序设计；
从磁盘基础知识到Intel指令编码、浮点运算等相关知识都做了深入而细致的讲解。
从微处理器体系结构、工作机制到指令集；
从最基本的编译器链器的使用到高级过程、结构和宏的使用；
从用纯汇编编写程序到用C／C++等最新编译器与汇编的混合接口编程；
从16位实模式下BIOS、DOS实模式文本及图形程序设计到32位保护模式的Windows程序设计；
从磁盘基础知识到Intel指令编码、浮点运算等相关知识都做了深入而细致的讲解。
2024/3/15 3:23:29
53.3MB
1
参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。
利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。
为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。
对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。
（1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据；
（2）实现一条JRS指令，以便在符号标志位S=1时跳转。
需要改写ID段的控制信息，并改写IF段；
（3）实现一条CMPJDR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset；
（4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；
（5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器；
（6）探索5段流水带cache的CPU的设计。
利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。
为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。
对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。
（1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据；
（2）实现一条JRS指令，以便在符号标志位S=1时跳转。
需要改写ID段的控制信息，并改写IF段；
（3）实现一条CMPJDR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset；
（4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；
（5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器；
（6）探索5段流水带cache的CPU的设计。
2024/3/14 23:02:54
2.29MB
1
AD9854全套资料，包括芯片手册和PCB原理图，直接可以出电路板。
性质如下：输入频率：10MHz至300MHz复合输出信号带宽：6.8kHz至270kHz单边带噪声系数（SSBNF）：7.5dB输入三阶交调截点(IIP3)：−7.0dBm无AGC范围最高达−34dBm连续AGC范围：12dB前端衰减器：16dB基带I/Q16位（或24位）串行数字输出LO和采样时钟频率合成器可编程抽取系数、输出格式、AGC和频率合成器设置370Ω输入阻抗电源电压：2.7V至3.6V低功耗：17mA48引脚LFCSP封装
性质如下：输入频率：10MHz至300MHz复合输出信号带宽：6.8kHz至270kHz单边带噪声系数（SSBNF）：7.5dB输入三阶交调截点(IIP3)：−7.0dBm无AGC范围最高达−34dBm连续AGC范围：12dB前端衰减器：16dB基带I/Q16位（或24位）串行数字输出LO和采样时钟频率合成器可编程抽取系数、输出格式、AGC和频率合成器设置370Ω输入阻抗电源电压：2.7V至3.6V低功耗：17mA48引脚LFCSP封装
2024/2/24 13:24:47
3.63MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB