所有资源已经打包上传，很好的学习资料。
基于FPGA的分频器设计1）系统时钟1MHz；
2）要求能产生2分频～16分频信号，分频系数步进值为1；
3）“分频系数置数”按钮每按一次，分频系数增加1，增加到16后如果再次按下“分频系数置数”按钮，分频系数回归到2；
置数结束后，按下“启动”按钮，系统按照指定的分频系数生成分频信号；
4）n分频后，“1”电平持续的时间要求1～n-1可调，步进值1；
5）“占空系数置数”按钮每按一次，“1”电平持续时间增加1，增加到n-1后如果再次按下“分频系数置数”按钮，“1”电平持续时间回归到1；
再按下“启动”按钮后，系统按照指定的“1”电平持续时间生成分频信号；
基于FPGA的分频器设计1）系统时钟1MHz；
2）要求能产生2分频～16分频信号，分频系数步进值为1；
3）“分频系数置数”按钮每按一次，分频系数增加1，增加到16后如果再次按下“分频系数置数”按钮，分频系数回归到2；
置数结束后，按下“启动”按钮，系统按照指定的分频系数生成分频信号；
4）n分频后，“1”电平持续的时间要求1～n-1可调，步进值1；
5）“占空系数置数”按钮每按一次，“1”电平持续时间增加1，增加到n-1后如果再次按下“分频系数置数”按钮，“1”电平持续时间回归到1；
再按下“启动”按钮后，系统按照指定的“1”电平持续时间生成分频信号；
2024/5/26 1:17:57
2.81MB
1
操作系统-时钟中断-模拟时钟中断的产生及设计一个对时钟中断事件进行处理的模拟程序，含详细代码
2024/4/16 8:10:46
39KB
1
《ARMCortex-M4嵌入式实战开发精解——基于STM32F4》由廖义奎编著，本书从理论与实践相结合的角度，通过丰富的实例深入浅出地讲解STM32F4系列DSC的特点与应用。
电子书500多页，齐全高清。
全书共24章，包括ARMcortex—M4内核及DSC介绍、系统架构、电路设计、程序设计入门、标准外设库应用、FPU单元及浮点数运算、DSP指令及DSP库、启动与复位、PWR电源管理、CCM核心耦合存储器、RCC及系统时钟配置、GPIO及应用、NVIC及中断管理、sysTick定时器、EXTI外部中断、USART通信、FSMC接口及LCD屏控制、触摸屏控制、RTC实时时钟及日历功能、定时器、ADC应用、DMA应用、以太网接口及应用、DCMI视频接口及应用。
本书共享所有实例源程序，读者可在北京航空航天大学出版社网站的“下载专区”免费下载。
电子书500多页，齐全高清。
全书共24章，包括ARMcortex—M4内核及DSC介绍、系统架构、电路设计、程序设计入门、标准外设库应用、FPU单元及浮点数运算、DSP指令及DSP库、启动与复位、PWR电源管理、CCM核心耦合存储器、RCC及系统时钟配置、GPIO及应用、NVIC及中断管理、sysTick定时器、EXTI外部中断、USART通信、FSMC接口及LCD屏控制、触摸屏控制、RTC实时时钟及日历功能、定时器、ADC应用、DMA应用、以太网接口及应用、DCMI视频接口及应用。
本书共享所有实例源程序，读者可在北京航空航天大学出版社网站的“下载专区”免费下载。
2024/1/29 10:28:52
103.36MB
1
STM32的3种低功耗模式：1、睡眠模式：内核停止，外设如NVIC，系统时钟Systick仍运行。
2、停止模式：所有时钟都已停止；
1.8V内核电源工作；
PLL,HIS和HSERC振荡器功能禁止；
寄存器和SRAM内容保留。
3、待机模式：1.8V内核电源关闭；
只有备份寄存器和待机电路维持供电；
寄存器和SRAM内容全部丢失；
实现最低功耗。
2、停止模式：所有时钟都已停止；
1.8V内核电源工作；
PLL,HIS和HSERC振荡器功能禁止；
寄存器和SRAM内容保留。
3、待机模式：1.8V内核电源关闭；
只有备份寄存器和待机电路维持供电；
寄存器和SRAM内容全部丢失；
实现最低功耗。
2023/11/3 2:50:16
3.68MB
1
单片机最小系统，时钟芯片，根据用电的峰时、平时、谷时分段计价，存储芯片，用于存储充值余额，脉冲输入，用于模拟用电量
2023/10/26 10:27:19
858KB
1
为了解决接地、滤波和屏蔽等传统的电磁兼容处理措施的不足，采用扩频技术对系统时钟波形进行调制，通过产生一个具有边带谐波的频谱，将已有的窄带时钟调制到更宽的频谱，同时降低基频和谐波的峰值频谱能量。
文章对扩频技术应用原理及影响因素进行分析，结合车载电子终端中频辐射骚扰测试实例，证明时钟扩频技术可以有效地改善车载电子电磁兼容性能。
文章对扩频技术应用原理及影响因素进行分析，结合车载电子终端中频辐射骚扰测试实例，证明时钟扩频技术可以有效地改善车载电子电磁兼容性能。
2023/6/29 12:14:51
828KB
1
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地址宽度10bit，数据宽度10bit）只需要你本人加进去就行了（Quartus里面有这个模块）。
我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵
我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵
2016/10/14 13:56:30
15KB
1
操作系统-时钟中断-模仿时钟中断的产生及设计一个对时钟中断事件进行处理的模仿程序（含报告及源码）
2017/5/19 21:17:32
39KB
1
3种方法实现的基于stm32f1的频率计程序，可供学习参考（C言语）1、输入捕获模式；
2、外部计数模式（系统时钟+外部计数）；
3、外部计数模式（定时+外部计数）
2、外部计数模式（系统时钟+外部计数）；
3、外部计数模式（定时+外部计数）
2020/4/15 19:26:46
5.31MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB