BSDL（boundaryscandescriptionlanguage）语言硬件...现在，BSDL语言已经正式成为IEEE1149.1标准文件的附件。
BSDL本身不是一种通用的硬件描述语言，但它可与软件工具结合起来用于测试生成、结果分析和故障诊断。
BSDL本身不是一种通用的硬件描述语言，但它可与软件工具结合起来用于测试生成、结果分析和故障诊断。
2024/2/19 16:13:18
23KB
1
使用Verilog硬件描述语言编写的出租车计价器，编写环境为Quartusii9.0，硬件平台为CycloneEP1C6Q240C8.实现主要功能如下：-输入时钟为系统晶振50Mhz.-两个开关分别控制：开始/停止计费，出租车行进中/停止等待-一个开关控制所有数据的复位-两个开关组合控制显示4种数据：当前计价（单位：元，精确到角）/当前行进总距离(单位：千米，精确到10m)/当前等待时间(单位：分，精确到分)/起步价内行进距离（单位：千米，精确到10m，详见计费规则）-计费规则：起步价9元/3千米，超出起步价部分2.4元/千米，停车等待时间内1元/10分钟（不足10分钟不计费）。
注：在起步价9元范围内，可算作是3元/千米，此时停车等待产生的费用也按照1元/10分钟折算到起步价内；
即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。
（eg.行进2千米，等待10分钟，总价为9元而非10元）作为Verilog硬件描述语言初学者的入门项目，主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用，具有一定的参考价值。
注：在起步价9元范围内，可算作是3元/千米，此时停车等待产生的费用也按照1元/10分钟折算到起步价内；
即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。
（eg.行进2千米，等待10分钟，总价为9元而非10元）作为Verilog硬件描述语言初学者的入门项目，主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用，具有一定的参考价值。
2024/2/1 7:10:09
3.68MB
1
华清远见编著的《FPGA应用开发入门与典型实例》，文字版，非扫描版，超清晰pdf，和市面上的书籍内容一样，是修订版，你值得拥有第1章FPGA系统设计基础第2章从零开始设计FPGA最小系统第3章硬件描述语言VerilogHDL基础第4章硬件描述语言VerilogHDL设计进阶第5章FPGA设计开发软件QuartusII的使用技巧第6章FPGA设计开发软件ISE使用技巧第7章FPGA系统设计的仿真验证第8章基于FPGA的片上可编程系统(SOPC)设计第9章FPGA系统设计原则和技巧第10章利用FPGA实现外设通信接口第11章F
2023/12/28 23:58:56
14.62MB
1
基于VHDL的数字闹钟设计随着EDA技术的发展和应用领域的扩大与深入EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。
EDA技术就是以计算机为工具设计者在EDA软件平台上用硬件描述语言HDL完成设计文件然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
本设计介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧并在QuartusII开发环境中编译和仿真所设计的程序并逐一调试验证程序的运行状况。
仿真和验证的结果表明该设计方法切实可行该数字闹钟可以实现调时定时闹钟功能具有一定的实际应用性。
EDA技术就是以计算机为工具设计者在EDA软件平台上用硬件描述语言HDL完成设计文件然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
本设计介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧并在QuartusII开发环境中编译和仿真所设计的程序并逐一调试验证程序的运行状况。
仿真和验证的结果表明该设计方法切实可行该数字闹钟可以实现调时定时闹钟功能具有一定的实际应用性。
2023/12/24 22:43:21
5.04MB
1
模块采用verilog硬件描述语言编写，可以用于基于IEEE802.15.4协议的Zigbee技术，加密时采用128bit。
2023/12/15 7:11:41
21KB
1
本书全面讲解了fpga系统设计的背景知识、硬件电路设计，硬件描述语言veriloghdl的基本语法和常用语句，fpga的开发工具软件的使用，基于fpga的软核嵌入式系统，fpga设计的基本原则、技巧、ip核，fpga在接口设计领域的典型应用，fpga＋dsp的系统设计与调试，以及数字变焦系统和pci数据采集系统这两个完整的系统设计案例。
本书实例丰富，适合fpga系统设计初学者。
本书实例丰富，适合fpga系统设计初学者。
2023/11/22 22:33:16
14.62MB
1
ispLEVER2.0是一套完整的EDA软件。
设计输入可采用原理图、硬件描述语言、混合输入三种方式。
能对所设计的数字电子系统进行功能仿真和时序仿真。
编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。
软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件
设计输入可采用原理图、硬件描述语言、混合输入三种方式。
能对所设计的数字电子系统进行功能仿真和时序仿真。
编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。
软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件
2023/11/13 20:31:55
1.91MB
1
VerilogHDL是一种在广泛的抽象层次设定说明数字系统的硬件描述语言，它支持早期的行为级抽象设计概念，以及后期结构级抽象设计的实现。
在设计过程中，进行逻辑结构设计部分时可以将行为结构和层次化结构混合起来。
本文采用VerilogHDL来设计电梯控制器，其代码具有良好的可读性和易理解性，源程序经quartusII9.0软件平台的综合和仿真.
在设计过程中，进行逻辑结构设计部分时可以将行为结构和层次化结构混合起来。
本文采用VerilogHDL来设计电梯控制器，其代码具有良好的可读性和易理解性，源程序经quartusII9.0软件平台的综合和仿真.
2023/11/9 15:19:24
17KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB