搜索【基于verilog的】的结果-好快吧下载

PRESENT密码算法的Verilog实现

基于verilog的PRESENT加密算法，包含源码、testbench、QuartusII的波形文件等等，加密结果检验正确，可以通过modelsim看所有中间变量结果。

2024/9/14 1:44:10 7KB HDL 密码算法 加密

1

verilog—串口通信包括仿真

基于verilog的串口通信协议，包括工程文件及仿真文件，已经测试通过。
仿真平台为quartus，具体使用见我博文

2024/7/28 13:52:05 1.46MB verilog uart FPGA

1

基于Verilog对m序列进行汉明码编译码(附仿真)

用Verilog语言编写的对m序列进行汉明码编译码的程序。
具体实现为产生m序列后对其进行(7,4)汉明码编码并加错，然后将其纠错译码并输出，详细过程见仿真。

301KB m序列 汉明码 编译码

1

ps_2键盘驱动

基于verilog的ps_2键盘驱动，已经验证综合即可实现

2024/7/12 20:31:35 7KB ps_2驱动

1

基于verilog的小数分频

这是一个基于verilog的小数分频，在FPGA开发设计中，分频模块必不可少的会用到。

2024/7/2 9:48:22 292KB verilog 小数分频

1

基于verilog的8位移位寄存器

此书详细的讲解了此项技术的原理及其要点，对于一个初学者来说是一个很不错的选择

2024/6/21 11:02:55 138KB verilog

1

基于Verilog的ad7606的8通道并行同步采样，采样率可调，modelsim仿真通过

基于Verilog的ad7606的8通道并行同步采样，20K采样率（可调)，modelsim仿真通过,包含仿真结果图

2024/5/26 17:54:14 8.24MB ad7606 Verilog 仿真

1

基于verilog语言的8位CPU设计

这是一个简单的8位CPU设计，基于verilogHDL语言，在一个模版上进行修改得到的版本，适合于初学者学习使用

2024/5/3 4:08:25 494KB verilog 中断嵌套 子程序调用

1

奇偶分频器设计源码及testbench

基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。

2024/4/23 12:37:40 924B verilog fpga 分频器 数字电路

1

在FPGA上设计汉明码的编码器和解码器

本文用Verilog语言实现了汉明码的编码和译码。
在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。

2024/4/21 5:50:56 323KB fpga

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源