搜索【verilog，】的结果-好快吧下载

verilogI2Cslave串并转换模块

verilog语言编写的I2Cslave串并转换模块

2024/8/11 16:36:27 11KB I2Cslave

1

多功能数字钟FPGA完整工程

多功能数字钟代码基于Basys2实验板ISE开发环境verilog编程语言实验已经下载验证通过

575KB verilog HDL 数字钟

1

verilog硬件描述语言程序设计与实践教程

人民邮电出版社，PDF格式

2024/8/7 0:48:49 14.5MB verilog

1

计算机组成原理——多功能ALU设计实验

计算机组成原理上机报告，用Verilog语言实现多功能运算器ALU的设计实验，仿真波形并书写实验报告。
编程环境：VivadoHSL，设计语言：VerilogHDL。
文档排版：LaTeX。
内附实现代码，仿真波形截图，完整文档TeX源文件和学校Logo等，可参考与修改，请勿传播。

2024/8/6 17:53:47 2.33MB Verilog FPGA

1

sdram_mdl.zip

看到大家都在用特权同学的sdram控制器代码来学习sdram原理但是基本没有拿来就能用的版本，能用modelsim仿真的版本就更加的少见了，于是用了两三天的时间好好调试了一下特权老师的代码能用modelsim仿真了，但是没有在真正的硬件上跑起来，期间在网上发现了一个非常不错的verilog调试工具--debussy非常棒的工具。
有了debussy这个利器我才有心情深入下去一点点的调试下去终于弄清楚了sdram的原理。
真心希望大家可以尝试一下debussy这个工具。

2024/8/3 6:53:10 175.31MB sdram verilog debussy fpga

1

基于FPGA用Verilog实现的1024点FFT源码程序

基于FPGA用Verilog实现的1024点FFT源码程序,本程序完整描述的FFT的算法,是编写FFT程序的好助手!助你快速掌握FFT!

2024/7/30 7:49:02 973KB Verilog FFT 源码

1

基于zybo板的俄罗斯方块实现

利用Xilinxvivado开发平台和zybo板子，用verilog纯硬件语言实现俄罗斯方块游戏

2024/7/30 3:51:34 8.89MB verilog zybo板 vivado

1

verilog—串口通信包括仿真

基于verilog的串口通信协议，包括工程文件及仿真文件，已经测试通过。
仿真平台为quartus，具体使用见我博文

2024/7/28 13:52:05 1.46MB verilog uart FPGA

1

verilog实现通过拨码开关控制数码管显示，模仿3-8译码器

用verilog模拟3-8译码器实现拨码开关控制控制数码管显示

2024/7/25 10:51:39 276KB verilog 数码管显示 拨码开关 3-8译码器

1

基于Verilog对m序列进行汉明码编译码(附仿真)

用Verilog语言编写的对m序列进行汉明码编译码的程序。
具体实现为产生m序列后对其进行(7,4)汉明码编码并加错，然后将其纠错译码并输出，详细过程见仿真。

301KB m序列 汉明码 编译码

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源