在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
本书围绕Xilinx新一代28nm工艺芯片7系列FPGA，结合Xilinx新一代开发工具Vivado以及针对算法开发的VivadoHLS和SystemGenerator，讲解了数字信号处理中的经典算法在FPGA上的实现方法。
第2版保持了第1版的主题——如何将理论算法转化为工程实现，新增了算法的Matlab代码描述；
添加了部分算法的SystemGenerator模型。
讲解了FPGA实现时的一些细节问题如复位、跨时钟域设计等。
第2版保持了第1版的主题——如何将理论算法转化为工程实现，新增了算法的Matlab代码描述；
添加了部分算法的SystemGenerator模型。
讲解了FPGA实现时的一些细节问题如复位、跨时钟域设计等。
2021/3/18 1:23:17
86.19MB
1
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地址宽度10bit，数据宽度10bit）只需要你本人加进去就行了（Quartus里面有这个模块）。
我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵
我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵
2016/10/14 13:56:30
15KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB