基于HOG和SVM行人检测算法的FPGA实现，朱秋龙，王振宇，行人检测技术目前已广泛使用于人们的生活和工作中，在不同的场合对行人检测技术提出不同的要求。
由于在某些特定场合对行人检测的
由于在某些特定场合对行人检测的
2020/11/27 22:02:28
575KB
1
该工程源码是通过了modelsim和ISE仿真调试的，次要功能是在FPGA环境下实现了AES256位密钥加解密。
2017/3/9 22:10:09
30KB
1
数字滤波器的MATLAB与FPGA实现(第二版)——AlteraVerilog版，本书详细阐述了数字滤波器的实现原理、结构、方法及仿真测试过程，并经过大量工程实例分析其在FPGA实现过程中的具体技术细节。
2020/8/10 1:04:27
69.18MB
1
文件包含杜勇老师著作的《数字通讯同步技术的MATLAB与FPGA实现Xilinx/VHDL版》（2013版）的电子书与随书光盘
2015/5/22 5:33:26
207.33MB
1
内含FPGA实现视频拼接的实现方法，主要使用算法为SIFT。
内容比较详细，文档也比较丰富，其中视频采集模块以及硬件平台的搭建等也有引见。
内容比较详细，文档也比较丰富，其中视频采集模块以及硬件平台的搭建等也有引见。
2016/5/22 5:34:27
54.44MB
1
在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
本书围绕Xilinx新一代28nm工艺芯片7系列FPGA，结合Xilinx新一代开发工具Vivado以及针对算法开发的VivadoHLS和SystemGenerator，讲解了数字信号处理中的经典算法在FPGA上的实现方法。
第2版保持了第1版的主题——如何将理论算法转化为工程实现，新增了算法的Matlab代码描述；
添加了部分算法的SystemGenerator模型。
讲解了FPGA实现时的一些细节问题如复位、跨时钟域设计等。
第2版保持了第1版的主题——如何将理论算法转化为工程实现，新增了算法的Matlab代码描述；
添加了部分算法的SystemGenerator模型。
讲解了FPGA实现时的一些细节问题如复位、跨时钟域设计等。
2021/3/18 1:23:17
86.19MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB