用verilog语言实现电子琴,输出接蜂鸣器或扬声器,顶层模块调用音调模块、音符模块、分频模块。
演奏的乐曲为致爱丽丝(献给爱丽丝)。
乐曲的乐谱及其每个音符对应的节拍长度保存在两个txt文本中
2024/10/8 10:18:39 4KB verilog FPGA 电子琴 致爱丽丝
1
很不错的资料,对学习Verilog很有帮助
1
&VirtexTM-4DSP48Slice&' FIRVirtex-4&' *FIR&' *&' *&' &' *RAM4FIRRAM3FIR&' *&&SystemGeneratorinDSPVHDLVerilog&'  *  
2024/10/6 7:18:36 1.72MB 半并行FIR滤波器
1
VerilogHDL扫盲文 VerilogHDL那些事儿_建模篇(vivado) Verilog_HDL_那些事儿_时序篇(verilogmodelsim) VerilogHDL那些事儿-整合篇
2024/9/29 6:19:30 62.14MB FPGA
1
这是基于相位选择法的QPSK调制的源码,采用的是verilog,用QuartusII,modelsim综合仿真通过。
该方法不同于《通信原理》书上的方法。
是基带处理中常用的方法
2024/9/25 15:35:57 2KB QPSK 调制 相位选择法
1
在quartus2中使用Verilog语言编写的简单自动售货机程序优点:语句简单易读,功能完全缺点:输出有干扰乱码。
2024/9/25 11:51:43 909KB quartus2 verilog
1
verilog代码实现pwm输出,并用三个按键来进行pwm的频率、占空比在数码管上的显示,第一个按键控制数码管显示频率还是占空比,第二个按键是增加频率或占空比,第三个按键则是减少频率或占空比,频率范围500-20kHz(数码管不显示单位默认为Hz),占空比范围(0.1-0.9)
2024/9/24 16:38:50 4KB pwm 数码管显示 按键
1
基于Verilog语言,用FPGA设计实现一种QPSK调制系统,生成一个5级m序列作为输入信号进行测试,为输入信号进行测试,并在Chipscope中观察各信号波形,分析该系统的正确性。
2024/9/24 16:42:06 343KB QPSK FPGA Verilog 数字电路
1
计算机组成原理课程作业:使用verilog完成1、完成四十余条MIPS指令;
2、使用五级流水线;
3、单发射,无cache,无分支预测,使用延迟槽;
4、含测试代码和说明文档。
2024/9/24 12:23:17 8.23MB verilog MIPS 流水线 CPU
1
《Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误》可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码,书中阐述了使用Verilog和SystemVerilog语言时超过100个常见的编码错误;
每一个例子都详细说明了错误的症状、错误的语言规则以及正确的编码方式。
《Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误》能帮助数字设计工程师和验证工程师有效地识别与避免这些常见的编码错误。
书中列举的这些错误许多是非常微妙的,有可能需要花费几个小时或几天的时间才能发现或调试。
2024/9/24 12:04:28 63.69MB verilog systemverilo 陷阱 避免
1
共 872 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡