Xilinx是全球领先的可编程逻辑完整解决方案的供应商，研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及定义系统级功能的IP（IntellectualProperty）核，长期以来不断推动着FPGA技术的发展。
ISE使用指南(完整版)包含ISE的安装，使用。
ISE使用指南(完整版)包含ISE的安装，使用。
2017/3/22 23:57:55
5.02MB
1
FPGAXC6SLX16SDRAM开发板PDF原理图+XILINX逻辑例程+开发板文档材料,，包括LED,Key,CP2102_UARTSDRAM,,ADV7123等FPGA逻辑例程工程文件，开发板材料及相关主要器件技术手册等。
2022/9/8 1:30:12
82.62MB
1
本书从硬件描述语言(VHDL和VerilogHDL)、Simulink环境下的模型构建以及Xilinx高级综合工具下的C/C++程序设计3个角度，对采用XilinxFPGA平台构建数字信号处理系统的方法进行详细的引见与说明。
全书内容涵盖了数字信号处理的主要理论知识，其中包含通用数字信号处理、数字通信信号处理和数字图像处理等方面。
全书共5篇21章，内容包括：信号处理理论基础，数字信号处理实现方法，数值的表示和运算，基于FPGA的数字信号处理的基本流程；
CORDIC算法、离散傅里叶变换、快速傅里叶变换、离散余弦变换、FIR滤波器、IIR滤波器、重定时信号流图、多速率信号处理、串行和并行-串行FIR滤波器、多通道FIR滤波器以及其他常用数字滤波器的原理与实现；
数控振荡器、通信信号处理和信号同步的原理与实现；
递归结构信号流图的重定时，自适应信号处理的原理与实现；
数字图像处理和动态视频拼接的原理与实现。
全书内容涵盖了数字信号处理的主要理论知识，其中包含通用数字信号处理、数字通信信号处理和数字图像处理等方面。
全书共5篇21章，内容包括：信号处理理论基础，数字信号处理实现方法，数值的表示和运算，基于FPGA的数字信号处理的基本流程；
CORDIC算法、离散傅里叶变换、快速傅里叶变换、离散余弦变换、FIR滤波器、IIR滤波器、重定时信号流图、多速率信号处理、串行和并行-串行FIR滤波器、多通道FIR滤波器以及其他常用数字滤波器的原理与实现；
数控振荡器、通信信号处理和信号同步的原理与实现；
递归结构信号流图的重定时，自适应信号处理的原理与实现；
数字图像处理和动态视频拼接的原理与实现。
2022/9/7 14:35:42
113.49MB
1
Xilinx哈夫曼编码，对一段由数字0-9组成的数据序列进行哈夫曼编码，使得平均码长最短，输入各元素编码和编码后的数据序列。
2022/9/6 16:30:20
44.8MB
1
本实验是经过ADI公司的AD7414温度传感器，获取环境温度值，CPU经过I2C接口读取。
经过Vivado2018的Zynq-7000建立硬件平台。
学习Xilinx-Zynq7000的开发流程
经过Vivado2018的Zynq-7000建立硬件平台。
学习Xilinx-Zynq7000的开发流程
2022/9/5 9:52:07
1.67MB
1
UsingthexilinxFPGA-DCMIPcoreforthedevelopmentofDAprocedures.
2022/9/5 2:18:03
707KB
1
本文基于xilinx公司的ARTIX-7系列芯片xc7a35t和cmos摄像头ov7725以及VGA显示屏搭建了一套硬件平台用以动态目标的检测跟踪。
使用vivado软件设计了各个系统模块的功能，本系统主要由5个模块构成：ov7725视频图像数据采集模块、数据缓存模块、DDR3读写控制模块、图像数据处理模块、VGA显示模块。
本文采用VerilogHDL硬件描述语言进行编程，先完成了对摄像头ov7725的驱动，通过摄像头采集的图像转为RGB565格式通过数据缓存模块存入DDR3之中，再通过数据缓存模块取出并通过背景差分法进行动态目标的检测，在进行先腐蚀后膨胀的数学形状学处理之后，采用基于颜色特征的匹配算法进行动态目标的跟踪，并最终在VGA显示屏上显示跟踪结果。
实验结果表明，在FPGA上采用合适的算法搭建系统能实时、准确的检测并跟踪动态目标。
使用vivado软件设计了各个系统模块的功能，本系统主要由5个模块构成：ov7725视频图像数据采集模块、数据缓存模块、DDR3读写控制模块、图像数据处理模块、VGA显示模块。
本文采用VerilogHDL硬件描述语言进行编程，先完成了对摄像头ov7725的驱动，通过摄像头采集的图像转为RGB565格式通过数据缓存模块存入DDR3之中，再通过数据缓存模块取出并通过背景差分法进行动态目标的检测，在进行先腐蚀后膨胀的数学形状学处理之后，采用基于颜色特征的匹配算法进行动态目标的跟踪，并最终在VGA显示屏上显示跟踪结果。
实验结果表明，在FPGA上采用合适的算法搭建系统能实时、准确的检测并跟踪动态目标。
2018/5/4 9:51:51
3.01MB
1
2.所用到的设备清单）1.完成了pynq.io上QNN和BNN项目的重建与源代码学习3.在Pythonnotebook中完成了零碎控制程
2015/1/4 20:56:06
1.06MB
1
内容名称：DDR3（APP/Naive接口）工程代码工程环境：XilinxVIVADO2018.3内容概要：使用XilinxVIVADO中的MIGIP核，读写位宽设置为128比特，并设计了外部读写模块Verilog代码，直接对Xilinx定义的APP接口进行操作。
本工程已经过Testbench测试无误，并已将仿真所需的头文件ddr3_model_parameters.vh和DDR3仿真模块文件ddr3_model.sv添加进工程中，读者下载后能直接进行仿真。
本工程的建立、代码实现原理、仿真测试讲解等已在博客主页文章中进行展现，以便于读者理解。
适合人群：FPGA（VIVADO）使用者，掌握Verilog。
阅读建议：结合主页博客讲解进行阅读。
本工程已经过Testbench测试无误，并已将仿真所需的头文件ddr3_model_parameters.vh和DDR3仿真模块文件ddr3_model.sv添加进工程中，读者下载后能直接进行仿真。
本工程的建立、代码实现原理、仿真测试讲解等已在博客主页文章中进行展现，以便于读者理解。
适合人群：FPGA（VIVADO）使用者，掌握Verilog。
阅读建议：结合主页博客讲解进行阅读。
2017/11/11 17:56:43
299.4MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB