本书主要介绍信号完整性和电源完整性的基础理论和设计方法,并结合实例,详细介绍了如何在ANSYS仿真平台完成相关仿真并分析结果。
同时,在常见的数字信号高速电路设计方面,本书详细介绍了高速并行总线DDR3和高速串行总线PCIE、SFP+传输的特点,以及运用ANSYS仿真平台的分析流程和方法。
本书特点是理论和实例相结合,并且基于ANSYS15.0的SIWave、HFSS、Designer仿真平台,使读者可以在软件的实际操作过程中,理解高速电路设计理念,同时熟悉仿真工具和分析流程,发现相关的问题并运用类似的设计、仿真方法去解决
2025/3/27 3:03:07 38.79MB 信号和电源完
1
有方Neoway_N58_PCIe_Docs_20201223的资料,包含硬件软件的设计手册,各种方案
2025/3/4 20:44:26 43.28MB 4g 有方N58
1
k7_pcie_dma_ddr3_base的例子,包括全部文件和参考pdf:ug882
2025/2/14 4:01:02 28.64MB pcie
1
黑金AX7103配套教程,包含17个部分,涉及到串口、USB口,网口PCIE等等,是FPGA学习的好资料
2025/1/4 13:09:26 11.72MB FPGA verilog
1
最全的pcie各个版本的规范,包括结构等,搜集了好久,原版的
2024/12/10 4:10:34 12.9MB pcie card 结构 规范
1
DMA读的操作相对复杂,需要FPGA向主机发出读请求,主机再返回数据。
FPGA控制逻辑必须计算发起了多少个读TLP请求,再计算收到的数据是否足够。
一般来说FPGA可以一次发送所有的读请求,然后按照顺序接收数据即可。
但是某些主板并不一定是按照请求的顺序返回数据的情况,可能后发出的请求先返回数据,属于主机乱序执行的现象。
要么FPGA一次只发一个读请求,等数据收到了再发现一个读请求—但是效率就对不起了;
要么对乱序情况进行特殊处理,XAPP1052还没有解决该问题。
2024/11/22 2:19:49 14KB PCIE DMA
1
PCIE协议分析及FPGAPCIE接口设计
2024/11/17 2:28:52 2.21MB pci-e FPGA
1
PCIEX1FPGA(EP2C8F256C8)+DSP(TMS320F28335)开发板protel硬件原理图+PCB文件,,采用8层板设计,板子大小为145x80mm,双面布局布线,FPGA芯片选用cyclone系统中的EP2C8F256C8,DSP芯片选用TMS320F28335,pcie桥接芯片选用pex8311,标准的PCIEX1板卡。
Protel99se设计的DDB后缀项目工程文件,包括完整无措的原理图及PCB印制板图,可用Protel或AltiumDesigner(AD)软件打开或修改,已经制板并在实际项目中使用,可作为你产品设计的参考。
1
花了好大劲弄好的PCIE封装,在网上找了半天找不到正确的,给大家分享一下。
支持AltiumDesigner。
2024/10/5 9:27:37 495KB PCI-E
1
RTS-ASG001是一个低成本NVIDIA®Jetson™TX1/TX2载板,载板大小与NVIDIAJetson®TX1/TX2模块一致,它提供了Mini-PCIE(全长或半长),Mini-SATA,千兆以太网,HDMI,USB3.0,USB2.0(W/OTG功能),UART和GPIO等接口。
2024/8/30 4:33:11 403KB tx2
1
共 73 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡