这是一个4位加减法器,具有在SWORD板上输入输出的能力。
需要Xilinx或ISE14.7进行打开。
可以直接在板上运转,通过开关控制输入,并在7段数码管上输出。
2018/10/17 17:12:42 299KB Verilo FPGA Hardwa
1
Xilinx设计环境的详细引见书籍,对Vivado开发环境进行了详细描述和引见,可以使读者对FPGA的开发流程有深入的了解。
Vivado的集成环境较为复杂,通过本书可以对此环境入门。
2017/9/22 23:09:03 64.88MB Vivado
1
很详细的ISE的ROMIP核的使用方法,一步一步产生及怎样应用。
2017/8/5 16:52:45 1021KB fpga,ip核,xilinx
1
SDAccel示例存储库注意:请不要将此存储库用于Xilinx最新Vitis工具链。
在此处创建了一个完整的新存储库::用于Xilinx新的VitisTool链。
对于Xilinx先前发行的产品SDAccel或SDx,请使用SDAccelExamples存储库。
欢迎使用SDAccel示例存储库。
该存储库包含最新示例,可协助您开始针对XilinxPCIeFPGA加速板进行应用程序优化。
所有示例都可以在SDAccel支持的主板和加速的云服务合作伙伴上进行编译和执行。
存储库的组织方式如下:前提条件支持的平台编译与执行目录结构在云环境中执行支持1.前提条件SDAccelGit示例假定用户熟悉基本SDAccel环境,设置,编程和调试流程。
如果没有,建议从《涵盖以下主题:UG1238-SDAccel开发环境UG1277-SDAccel编程指南UG1281-SDAccel调试指南2.支持的平台板软件版本XilinxAlveoU200SDx2019.1XilinxAlveoU250SDx2019.1Xilin
2019/5/25 5:04:45 62.15MB c aws fpga cpp
1
xinlinxjtag-hs3下载器,Xilinx下载器原理图,pcb图可用于量产,带固件,支持zynq系列,C#源码eeprom_tools\bin\debug\EEPROM.exe就可以写入了,如果需求更换写入eeprom的bin文件,用文件替换eep.bin就行
2019/10/24 20:54:38 7.27MB 原理图 PCB图 xilinx量产
1
本文基于创龙科技TLK7-EVM开发板,主要引见HLS案例的使用说明.XilinxVivadoHLS(High-LevelSynthesis,高层次综合)工具支持将C、C++等语言转化成硬件描述语言,同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发,可加速算法开发的进程,缩短产品上市时间。
1
Xilinx的Basys板VGA表现图片原码.7z
2021/5/20 13:15:53 431KB Xilinx的Basys板VG
1
CSI-2协议引见,基于Xilinx系列FPGA,包含Lane的时序。
2020/4/20 16:14:51 10.94MB MIPI CSI-2
1
Xilinx_constraints.pdfXilinx公司对高速PCB信号的优化设计.pdf大型设计中FPGA的多时钟设计策略.pdf关于maoci的讨论和可靠性有关的几个概念.doc华为静态时序分析与逻辑设计.pdf经典时序.pdf静态时序分析(StaticTimingAnalysis)基础与应用.pdf时序分析之1静态分析基础.pdf时序分析之2Timequest教程.pdf时序分析之3优化策略.pdf同步电路设计中CLOCKSKEW的分析.doc系统时序基础理论.pdf
2020/2/2 15:38:16 10.13MB 时序设计
1
Xilinx官方翻译的《FPGA并行编程》,本书以10个数字信号处理为例,带我们了解HLS如何使C代码并行运行,深入浅出的将HLS实现方法,硬件设计的考虑以及系统优化都一一介绍。
本书可以在小白仓库微信公众号号免费下载,还可以在Xilinx学术合作找到相应的下载链接。
本人还制作了该书的读书笔记,详情请见《FPGA并行编程》读书笔记专栏启动说明:https://blog.csdn.net/qq_35712169/article/details/99738006。
本书将着重介绍高层次综合(HLS)算法的使用并以此完成一些比较具体、细分的FPGA应用。
我们的目的是让读者认识到用HLS创造并优化硬件设计的好处。
当然,FPGA的并行编程肯定是有别于在多核处理器、GPU上实行的并行编程,但是一些最关键的概念是相似的,例如,设计者必须充分理解内存层级和带宽、空间局部性与时间局部性、并行结构和计算与存储之间的取舍与平衡。
本书将更多的作为一个实际应用的向导,为那些对于研发FPGA系统有兴味的读者提供帮助。
对于大学教育来说,这本书将更适用于高阶的本科课程或研究生课程,同时也对应用系统设计师和嵌入式程序员有所帮助。
我们不会对C/C++方面的知识做过多的阐述,而会以提供很多的代码的方式作为示范。
另外,读者需要对基本的计算机架构有所熟悉,例如流水线(pipeline),加速,阿姆达尔定律(Amdahl'sLaw)。
以寄存器传输级(RTL)为基础FPGA设计知识并不是必需的,但会对理解本书有所帮助。
2021/1/2 21:22:39 20.02MB FPGA HLS C++ Xilinx
1
共 149 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡