Verilog计数器,可修改计数次数,简单程序,上级作业
2024/4/17 4:26:36 38KB Verilog 计数器
1
Hdu计组Verilog实验二16位超前进位加法器减法器。
希望能帮到大家的实验。
2024/4/15 9:23:47 224KB Verilog
1
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,附带可运行的ISE工程文件,Cache的详细技术参数包含在.v文件的注释中。
直接相连16KBD_CacheCache写策略:写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在解决数据读外,还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作,主存使用dram_ctrl_sim。
2024/4/12 2:12:30 2.6MB I_Cache D_Cache Cache Verilog
1
CRC电路实现详解,基于Verilog编写的程序,实现了数据循环冗余校验,实际的应用中没有出现问题,兼容性很好~~~
2024/4/1 15:57:55 387KB CRC电路
1
数字电路实验自己选的大作业基本功能:数码管显示当前余额投入五角的硬币和一元的硬币有三种饮料:可乐2元,茶3元,牛奶3.5元,每种饮料初始存货有限,共有5瓶。
并且能用LED灯看出饮料的存货剩余。
当没有存货时,当前饮料对应的灯灭。
当购买相应饮料时,数码管显示购买后的余额。
当饮料存货不足但仍点击购买时,数码管闪烁“FFF.F”2秒左右,不再购买点击确定键可以看到当前余额。
当余额不足时:数码管闪烁当前饮料的价格2秒左右,不再购买点击确定键可以看到当前余额。
找零功能:找零时,先显示当前余额,再次点击数码管显示余额为0;
2024/3/31 12:47:23 680KB verilo basys2 fpga 自动售货机
1
此程序是用verilog编写的完整的基2FFT,即快速傅里叶变换。
程序很详细,有部分解释说明使程序明白易懂。
2024/3/30 9:43:08 9KB verilog 快速 傅里叶变换 FFT
1
7系列的Verilog/VHDL原语使用例程,可用NotePad或UltraEdit等工具打开查看
2024/3/28 12:32:53 172KB Verilog/VHDL 原语
1
CAN总线的一些资料和verilog实现代码
2024/3/28 6:31:48 3.18MB CAN verilog
1
gmii模式下de2的以太网数据传输verilog实现,纯verilog代码编写
2024/3/25 19:12:13 87.41MB verilog 以太网  fpga
1
LDPC编码Verilog代码LDPC编码Verilog代码
2024/3/24 12:11:03 63KB LDPC 编码 Verilog 代码
1
共 739 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡