15个LED灯,点阵屏表现比分,添加有音乐模块,胜出时会播放音乐
2015/2/18 10:22:15 4.88MB 拔河游戏机
1
比较实用的常用低速接口verilog代码,包含了Uart,SPI,I2C等,可以为本人的开发设计节约时间,可以直接调用
2019/2/15 1:08:03 7KB 低速接口 verilog代码 Uart SPI
1
鉴于上次传的只要Verilog代码,怕对于像半年前的我一样的初学者仍然会遇到很大困难,现特把本人课程设计的整个Quartus工程文件一并上传,希望有用。
用时只需用Quartus打开工程文件即可编译运行,频率可达16M没问题。
2021/4/15 19:27:46 16.23MB FPGA DDS 信号发生器 Quartus工程文件
1
B码编码的代码,间接可以给激励在modelsin进行仿真看结果!
2017/7/14 2:21:42 8KB B码编码
1
Verilog数字零碎设计教程,夏宇闻版,RISC-CPU代码
2017/4/13 4:03:11 3KB CPU code RISC HDL
1
DMA仲裁模块的verilog代码,用于对通道优先级举行仲裁。
2018/1/9 4:51:31 20KB DMA arbiter verilog
1
适用于将二进制数转换为十进制,A为十进制,B为二进制。
{A,B}每次左移一位,判断A的每四位能否>4,若大于四则+3,否则保持不变;
B为多少位二进制数则左移多少次。
最终A是B转换成十进制的数。
代码为32位二进制数转换为十进制数。
2019/7/2 12:56:05 13KB 二进制 十进制 Verilo
1
eda简单的设计,本实例是一个16进制的计数器,合适入门者阅读!
2015/7/25 18:26:06 986KB 计数器
1
实现了一个二阶锁相环,功能通过了调试,可以实现相位和频率的跟踪
2015/7/19 7:40:46 3KB 锁相环 verilog
1
大量verilog代码,各个常用模块实现,从基础到进阶,合适学习verilog
2017/10/26 13:55:04 395KB verilog
1
共 127 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡