内容名称：DDR3（AXI4接口）工程代码工程环境：XilinxVIVADO2018.3内容概要：使用XilinxVIVADO中的MIGIP核，设计了外部读写模块Verilog代码，并对读写模块进行封装，封装成一个类似BlockRAM/FIFO的黑盒子，以便在实际使用中直接调用外部接口。
本工程将核心参数（比如数据位宽、DDR突发长度、数据量大小等）设置成parameter，便于读者根据本身项目需求进行调整。
本工程经过FPGA上板实测，工程建立与代码实现的原理已在博客主页进行讲解，以便于读者理解。
适合人群：FPGA（VIVADO）使用者，掌握Verilog。
阅读建议：结合主页博客讲解进行阅读。

适合初学者作为练习和巩固的文件实验一运算器组成实验 51．算术逻辑运算实验 52．带进位算术运算实验 83.移位运算器实验 9实验二存储器实验 101、FPGA中LPM_ROM配置与读出实验 102．LPM_RAM_DP双端口RAM实验 113．FIFO读/写实验 134．FPGA与外部RAM接口实验 145．FPGA与外部EEPROM接口实验 16实验三微控制器实验 171时序电路实验 172.程序计数器PC与地址寄存器AR实验 183.微控制器组成实验 20实验四总线控制实验 22二．实验原理 22三．实验内容 22五．思考题实验题 23实验五基本模型机设计与实现 24二．实验原理 24六．思考题实验题 29实验六带移位运算的模型机设计与实现 31一．实验目的 31二．实验原理 31六．思考题和实验题 33实验七复杂模型机的设计与实现 34二．实验原理 34三．实验内容 36七．设计实验题目 38实验八．较复杂CPU设计示例 38实验九.8051/89C51单片机FPGA实现

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。