主要完成了askpskfsk调制和解调程序及仿真。
使用QuartusII8.1编辑。
2023/7/25 4:23:33 478KB fpga vhdl ask psk
1
文件包含杜勇老师著作的《数字通信同步技术的MATLAB与FPGA实现Xilinx/VHDL版》(2017年版)随书光盘
2023/7/18 6:42:44 20.79MB 杜勇 数字通信 同步技术 MATLAB
1
自己经过一段时间学习后,琢磨出来的程序,已经经过验证,用着还可以,主要有分频器,计数器,复位,等控制模块
2023/7/9 2:23:29 486KB FPGA相关
1
用Verilog语言配置出CCD芯片所需要的时序信号,以便于CCD芯片工作输出采集的模拟信号。
2023/7/5 0:31:03 5KB FPGA CCD Verilog
1
PID算法的FPGA实现的quartus工程,使用语言为VerilogHDL语言,已经完成了编译,可以正常使用。
2023/6/30 15:47:41 16.21MB FPGA实现PID
1
本文首先利用MATLAB产生两个频率不一样的正弦信号,并将这两个正弦信号相加,得到一个混叠的波形;
然后利用MATLAB设计一个FIR低通滤波器,并由Verilog实现,联合ISE和Modelsim仿真,实现滤除频率较高的信号,并将滤波后的数据送到MATLAB中分析。
绝对原创。
2023/6/28 18:05:57 1.08MB FIR MATLAB
1
FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计
1
此代码是使用verilog实现红外循迹小车的功能,包括所有的源文件及testbench仿真代码,已经通过实际验证
2023/6/7 17:00:54 4.57MB verilog quartus ii 循迹小车
1
1.文本程序输入(VerilogHDL)2.功能仿真(ModelSim,查看逻辑功能是否正确,要写一个TestBench)3.综合(SynplifyPro,程序综合成网表)4.布局布线(QuartusII,根据我选定的FPGA器件型号,将网表布到器件中,并估算出相应的时延)5.时序仿真(ModelSim,根据时延做进一步仿真)
2023/6/2 22:36:01 275KB FPGA 串口
1
课程设计,利用FPGA实现智能小车设计,实现小车绕线寻迹,避障,花式动作,超声波避障,蓝牙通信等等,代码完整,且有读书报告。
2023/5/15 18:43:02 8KB FPGA 智能车 避障 黑线寻迹
1
共 180 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡