本设计经过串口发送图片数据到FPGA，然后FPGA存储，最终经过FPGA驱动VGA显示

FPGA的分频器计划

基于FPGALCD1602显示，（1~100MHZ）频率测量，占空比测量，（1~5M）两路方波工夫差，相位差测量误差1%，内有代码详解。

详细描绘了程序编制方法，流程图，还有实验过程，signaltap截图，示波器波形。

FPGA并行驱动AD9850的verilog代码工程，可间接综合下载至FPGA的芯片中。

设计了一种基于FPGA的双路低频信号发生及分析零碎，实现对低频信号的发生和频域分析。
零碎采用FPGA为低频信号发生模块和分析模块

verilogRTL级代码编写指点（20篇精华文章）目录：ActelHDLCodingStyleGuide；
AdvancedHigh-levelHDLDesignTechniquesforProgrammableLogic；
DesigningSafeVerilogStateMachineswithSynplify；
fpga优秀设计的十条戒律；
GuidetoHDLCodingStylesforSynthesis；
IEEEP1364.1_IEEEStandardforVerilogRegisterTransferLevelSynthesis；
IEEEP1364.1D1.4_DraftStandardforVerilogRTLSynthesis；
NonblockingAssignmentsinVerilogSynthesis,CodingStylesThatKill!；
PracticalFSMAnalysisforVerilog；
Re-timingforPerformanceImprovementinFPGADesigns；
RTLCodingStylesThatYieldSimulationandSynthesisMismatches；
StateMachineCodingStylesforSynthesis；
StatemachinedesigntechniquesforVerilogandVHDL；
SynthesisandSimulationDesignGuide；
TheVerilogGoldenReferenceGuide；
VerilogCodingStyleforEfficientDigitalDesign；
VerilogHDLCoding(Motorola)；
VerilogHDLSynthesisAPracticalPrimer；
Xilinx：HDLCodingStyle；
可综合的Verilog语法（剑桥大学，影印）。

在FPGA上进行Norflash的工作验证，经过擦，写，读进行测试

很好的东西啊，SRAm的FPGA法式！！！

FPGA的串口驱动，用VHDL编写，基于RS232通讯协议

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。