用VHDL写的FIFO源程序对与初学者来讲是不错的``````````
2021/1/15 8:16:09 109KB FPGA VHDL FIFO
1
使用简单的图形化界面展示了FIFO、LRU、SC、Clock四种页面置换算法的运行结果,可以接受任意长度的作业序列,并统计缺页中缀次数以及缺页中缀率。
2015/1/13 21:21:28 28KB 操作系统 课程设计 页面置换算法
1
操作系统课设-页面置换算法,实现FIFO、LRU、Clock三种置换算法,通过GUI界面展现。
2018/9/18 5:30:51 8KB 操作系统课设 页面置换算法 GUI
1
数字波束形成包括发射和接收两个部分。
数字是接收波束形成是关键技术,它通过使用顺序储存器FIFO或随机存取存储器双端口RAM替代模拟式波束形成器中的LC延时线来实现波束聚焦,即以数字延时补偿替代模拟延时的补偿。
数字延时不仅能实现精确延时补偿,实现所谓的逐点跟踪式动态聚焦,还能方便实现动态孔径、动态变迹控制,克服模拟式延时补偿存在的诸多固有缺点,通道数增加不受限制,是图像质量得以全面提高。
2020/10/11 4:07:58 2KB 波束形成
1
页面置换算法:资源包含三个算法:OPT---最佳置换算法、//FIFO---先进先出、//LRU---最近最久未使用操作:用户输入物理块数、页面待要访问的个数、每个页面编号,计算出缺页数、置换数、缺页率语言:C++运转环境:VisualStudio2013/更高版本
2015/1/22 5:58:48 3.05MB 操作系统 页面置换算法 C++
1
Cache--主存、虚拟存储器模仿)存贮层次模仿器常用的几种存储地址映象与变换方法,以及FIFO、LRU等替换算法的工作全过程模仿
1
Cache--主存、虚拟存储器模仿)存贮层次模仿器常用的几种存储地址映象与变换方法,以及FIFO、LRU等替换算法的工作全过程模仿
1
VisualStudio2019功能(1)输入一个逻辑页面访问序列和随机产生逻辑页面访问序列,由四个线程同时完成每个算法;
//(2)能够设定驻留内存页面的个数;
(3)能够随机输入存取的逻辑页面的页号序列;
(4)能够随机产生存取的逻辑页面的页号序列;
//(5)能够设定页号序列中逻辑页面个数和范围;
(6)提供良好图形界面,同时能够展现四个算法运行的结果;
(7)给出每种页面置换算法每个页面的存取时间;
(8)能够将每次的实验输入和实验结果存储起来,下次运行时或以后可查询;
(9)完成多次不同设置的实验,总结实验数据,看看能得出什么结论。
2021/8/9 12:30:28 111.38MB C++ 操作系统 置换算法 MFC
1
VHDL实现,PS2键盘的接收部分(主机普通很少向键盘发送数据),带FIFO的。
显示通码断码,八个数码管显示。
2016/5/22 2:47:32 1.63MB PS2键盘
1
内容名称:DDR3(AXI4接口)工程代码工程环境:XilinxVIVADO2018.3内容概要:使用XilinxVIVADO中的MIGIP核,设计了外部读写模块Verilog代码,并对读写模块进行封装,封装成一个类似BlockRAM/FIFO的黑盒子,以便在实际使用中直接调用外部接口。
本工程将核心参数(比如数据位宽、DDR突发长度、数据量大小等)设置成parameter,便于读者根据本身项目需求进行调整。
本工程经过FPGA上板实测,工程建立与代码实现的原理已在博客主页进行讲解,以便于读者理解。
适合人群:FPGA(VIVADO)使用者,掌握Verilog。
阅读建议:结合主页博客讲解进行阅读。
2020/1/10 15:45:47 49.71MB fpga ddr VIVADO
1
共 101 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡