本模块实现高低电平噪声滤波功能,即将高电平和低电平持续时间低于阈值的脉冲都滤除。
程序首先滤除高电平噪声,而后滤除低电平噪声。
输出脉冲与输入脉冲间有两个阈值长短的时间延迟。
程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。
程序中高低电平的阈值取的一样,可分别设置。
敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2024/10/8 17:27:38 277KB Verilog 滤波 脉宽鉴别
aes128位数据加密算法源码,有veriolg硬件描述语言写的
2024/10/8 12:41:01 13.32MB aes、veriolg
基于CC2530及ZigBee协议栈设计无线网络传感器节点
2024/10/8 10:26:45 715KB zigbee cc2530
用verilog语言实现电子琴,输出接蜂鸣器或扬声器,顶层模块调用音调模块、音符模块、分频模块。
演奏的乐曲为致爱丽丝(献给爱丽丝)。
乐曲的乐谱及其每个音符对应的节拍长度保存在两个txt文本中
2024/10/8 10:18:39 4KB verilog FPGA 电子琴 致爱丽丝
大家可以参考下,用的晶晨方案的小米盒子3。
大家多学习下。
2024/10/8 5:37:30 293KB 小米盒子3 原理图 HDMI
汇编语言课程设计该课设是用汇编语言编写的
2024/10/8 5:48:47 19KB 汇编语言课程设计
王道考研2019计算机课程辅导书-计算机网络2019版,同样还有相应的其他系列书,考研还是推荐用王道,天勤系列的书更新很慢,内容也不够充实,王道系列书可以一定程度上顶替课本
很不错的资料,对学习Verilog很有帮助
CycloneIV的中文手册HandBook,看着别英文舒服多了,最低分,随便下,看不惯下个资料还需要那么多积分。
2024/10/7 17:34:44 6.44MB Device handb
调频接收机是用来接收广播节目的收音机,这种收音机是用鉴频器对调频的高频信号进行解调的。
调频信号本来是等幅的。
但在传输的过程中,由于各种干扰,使幅度产生起伏。
为了消除干扰的影响,在鉴频之前,常用限幅器进行限幅,使调频信号恢复成等幅状态。
根据超外差式调频收音机的原理,我们可以将整机电路分成以下几个模块:输入调谐回路、高频放大电路、混频电路、本机振荡电路、中频放大电路、鉴频器电路、低频功放电路。
2024/10/7 15:16:15 604KB 高频课设 调频接收机
共 1000 条记录 首页 上一页 下一页 尾页