详细介绍了AD的原理图设计和CB设计仿真方法,包含实例,有助于新学者快速掌握PCB设计
2023/11/19 22:26:19 63.68MB AD
STFOCSDK5.0官方培训课程课件,介绍SDK5.0原理,使用方法及实验,含书签
2023/11/18 10:25:47 10.71MB ST FOC SDK5.
这是针对s5pv210开发板的教程,教程由浅入深,循序渐进,语言浅显易懂生动形象,特别适合于那些没有基础的初学者。
2023/11/18 2:44:38 23.81MB 210 开发板 cortex-A8 零基础
基于NRF2401芯片的无线数据通信~~~~~~~~~~~~
2023/11/15 20:49:16 192KB 基于NRF2401芯片的无线数据通信
使用verilog设计一个电子时钟,基于xilinx开发板,可实现数码管的显示,调时等功能
2023/11/15 17:07:10 689KB verilog
使用FPGA来实现板间即使Gbps的数据传输,Xilinx官方推荐的学习资料。
2023/11/14 21:54:19 4.59MB FPGA Gigabit
基于mini2440NFS挂载步骤,注意点,并附有每一步的操作图
2023/11/14 4:04:39 907KB mini2440 NFS
1.JLink-v9_bootloader固件.bootloader.bin2.JLINK9可升级固件及固件更新工具.JlinkV9.3原理图.pdfjlink-v9.5原理图.pdfJ-LINK-V9-bootloader.dfujlink-v9激活.txt详细操作步骤说明.docxST_DfuSe_Demo_V3.0.6_Setup.zip3.升级方式:DFUISP(通过boot引脚设置从systemmemory启动)。
工具:ST官方工具,ST_DfuSe_Demo_V3.0.6。
硬件:JLinkV9.x硬件为stm32f205rc.操作步骤:1.参考JLinkV9.3或JLinkV9.5原理图(注意:原理图和你手上实物可能不是100%一致。
)。
通过boot引脚设置从systemmemory启动:设置stm32f205rc的引脚电平为boot0:1,boot1:0(如果原硬件JLink上无跳线帽,需要自己手动焊线设置电平),使上电后,进入systemmemory。
下图是我的JLinkV9.3,boot0引脚,PCB上直接连接到GND上了,用美工刀片挑起这个引脚,再焊线的。
Boot1引脚,在原理图中,连接在200欧姆的排阻上,我是从排阻上焊线的。
由于从网上下载了4份资料,需要反复测试,反复焊线设置启动方式,太麻烦了,后面加焊了排针,使用了杜邦线。
2.安装ST_DfuSe_Demo_V3.0.6,驱动不会自动安装,需要自己更新驱动。
把JLink通过USB线插到电脑上,在设备管理器中,会显示未知驱动设备,手动浏览到ST_DfuSe_Demo_V3.0.6的安装路径(如:C:\ProgramFiles(x86)\STMicroelectronics\Software\DfuSev3.0.6\Bin\Driver\Win7\x64),即可完成驱动安装。
3.运行DfuSeDemo,4.点击Choose,选择文件J-LINK-V9-bootloader.dfu,点击Upgrade,开始更新。
5.拔掉USB线,恢复启动引脚电平boot0:0,boot1:x(这个脚是JTAG的数据线引脚,取消接地即可)。
插上USB线,打开JLink.exe,提示升级,成功后,即为最新版本(我的JFlash版本为JLink_V634f,升级后版本为:firmware:J-LinkV9compiledAug23201809:45:44,Hardwareversion:V9.20.)。
2023/11/13 15:10:04 19.46MB JLink_V9.3 JLink_V9.5
multisim14.0并行ADC电路仿真分析。

2023/11/13 7:31:32 174KB multis adc
室内人数统计显示器:统计某场所内人员数量,该场所只有一个且仅能一人通过的出入口,要求实时显示场内人数(至少一位数码管显示),进入一人自动加一,反之则减一。
Proteus仿真文件+C程序,使用的MEGA16芯片,CODEVISONAVR编译器
2023/11/13 6:43:02 41KB Proteus AVR MEGA16
共 1000 条记录 首页 上一页 下一页 尾页