BSDL（boundaryscandescriptionlanguage）语言硬件描述语言（VHDL）的一个子集，是对边界扫描器件的边界扫描特性的描述，
2025/7/9 4:41:56
2.37MB
资源内容直接来自官网，没有添加任何其它额外内容；
旨在便捷地获取最新版的JavaAPI（避免因地域原因被限制访问，因网络原因无法稳定有效下载等情况）
旨在便捷地获取最新版的JavaAPI（避免因地域原因被限制访问，因网络原因无法稳定有效下载等情况）
2025/7/8 10:11:14
167.06MB
个人爬虫获取的截至到2020年7月份的百度词条，仅仅是词条名。
全部共1700多万个词条名。
可用于中文自然语言处理。
txt格式
全部共1700多万个词条名。
可用于中文自然语言处理。
txt格式
2025/7/8 10:06:16
141.46MB
simulink中的SVPWM仿真模型文件及m代码，含有两个simulink模型及m文件，使用时注意存放路径，matlab版本应该无影响，具体使用说明及详解可见本人博文。
2025/7/8 10:07:28
45KB
提高锁相环(phase—lockedloop，PLL)的动态性能和锁相精确度，提出一种基于dq变换的改进锁相环，其通过平均值环节而不是延时信号消除(delayedsignalcancellation，DSC)或低通滤波器(10wpassfilter，LPF)预先将负序与谐波分离出去，大幅缩短了暂态响应时间，同时亦消除了系统电压不平衡或畸变对锁相精确度的影响。
详述了该PLL的工作原理；
给出了关于负序与谐波分离方法的讨论；
推导了控制环的线性化模型及其PI参数的整定方法。
仿真与实验结果表明，由于采用平均值环节和不存在传统软件锁相环(softwarephase—lockedloop，SPLL)具有的耦合关系，该PLL可快速而准确地锁定系统电压中正序基波分量的相位，具有高动态性能和锁相精确度，适用于动态电压恢复器(dynamicvoltagerestorer，DVR)或统一电能质量控制器(unifiedpowerqualitycontroller，UPQC)等对电压变化敏感的柔性交流输电系统(f
详述了该PLL的工作原理；
给出了关于负序与谐波分离方法的讨论；
推导了控制环的线性化模型及其PI参数的整定方法。
仿真与实验结果表明，由于采用平均值环节和不存在传统软件锁相环(softwarephase—lockedloop，SPLL)具有的耦合关系，该PLL可快速而准确地锁定系统电压中正序基波分量的相位，具有高动态性能和锁相精确度，适用于动态电压恢复器(dynamicvoltagerestorer，DVR)或统一电能质量控制器(unifiedpowerqualitycontroller，UPQC)等对电压变化敏感的柔性交流输电系统(f
2025/7/8 3:36:18
2.38MB
对芯燁产品下的xp-N160I产品配置WiFi无线打印。
里面有相关的配置程序，打印机驱动以及详细配置说明文档。
里面有相关的配置程序，打印机驱动以及详细配置说明文档。
2025/7/7 5:29:34
8.84MB
