关于fpga控制PHY芯片完成以太网功能,代码已经验证,更改
2025/1/10 18:36:53 1.09MB fpga和以太网
1
用一个星期研究GD32F4系列的单片机,因为公司项目越来越偏向与GD系列的片子,就借着GD32F407的片子,使用LAN8720的PHY芯片移植了最新的FreeRTOS10.2.0系统,顺便移植进了LWIP2.0.2网络协议,倒腾了一个星期,重要是调通了,感觉还是有些问题,上传上来给后来人当个参考吧,使用的库文件是GD32自带的库,不是STM32的库文件,问题估计肯定是有的,后续再深入研究吧,可以给后来人当个参考吧,也欢迎高手留言推荐问题解决方法!
2024/12/20 9:28:39 36.49MB GD32F4 FreeRT LWIP2.
1
与教程--FPGA基础入门【10】开发板EthernetPHY局域网配置--相应的源代码。
根目录包含:1.相关文档,nexys4ddr_rm.pdf是开发板文档;
8720a.pdf是PHY芯片LAN8720A文档2.src/包含所有源代码3.sim/包含所有仿真所需文件4.ethernet/包含Vivado工程文件
2024/11/29 9:52:46 2.29MB FPGA FPGA基础 FPGA入门 NEXYS
1
verilog实现的phy芯片mdio控制器,适用于各种以太网phy芯片的配置
2024/10/12 1:39:04 7KB verilog mdio
1
博通的一款非常好用的1000M网PHY芯片,此芯片的datasheet;
2024/7/31 8:10:53 1.22MB B50612E 网络 PHY
1
phy_mdio使用systemverilog实现。
通过mdio接口读写以太网phy芯片。
2024/2/20 14:48:13 3KB phy mdio接口 systemverilog
1
STM32F107+LWIP(无操作系统),PHY芯片为LAN8720,实现网络通讯。
2023/9/28 23:12:23 17.03MB STM32 LWIP
1
Spartan3S3E250E-88E11111000M以太网FPGA开发板AD设计原理图+PCB文件,采用4层板设计,板子大小为100x88mm,双面布局布线,FPGA芯片为Spartan3S3E250E,千兆网PHY芯片为88E1111,SDRAM芯片HY57V561620BT-H,电源接口芯片为LM317+AMS117系列。
AltiumDesigner设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改,可作为你产品设计的参考。
1
对vitesse交换芯片工作的总结,主要包括vitesse的PHy芯片8664,8488,seraiLED驱动的移植及总结。
ecosystem应用程序示例。
2023/8/13 21:11:02 1.14MB vitesse7434 vitesse7460 8664 8488 ecos
1
使用Verilog语言实现PHY芯片读写功能(MDIO芯片),经测试仿真无误,上板子调试读无误写未调。
文件内包含Quartus(QuartusPrime17.0)StandardEdition的工程文件,以及仿真和调试的程序,功能需求,RTL8211datasheet。
2023/7/19 23:05:23 8.83MB MDIO Verilog FPGA MDC
1
共 18 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡