VLSI设计和优化问题，包括两个内容：反相器链缓冲器级数和尺寸优化，D触发器设计及输出延时优化。
使用hspice网格形式设计优化，文档内代码可直接使用。
使用hspice网格形式设计优化，文档内代码可直接使用。
2024/5/16 19:18:51
1.41MB
1
这是我的一个课堂作业。
感兴趣的可以看看hspice这是我的一个课堂作业。
感兴趣的可以看看hspice
感兴趣的可以看看hspice这是我的一个课堂作业。
感兴趣的可以看看hspice
2024/4/17 14:52:46
575B
1
hspice仿真实例hspice仿真实例hspice仿真实例hspice仿真实例hspice仿真实例hspice仿真实例hspice仿真实例hspice仿真实例hspice仿真实例
2023/9/8 20:28:30
39KB
1
模拟集成电路EDA技术与设计--仿真与版图实例光盘陈莹梅编著ADS工具的电路实例、Spectre前仿真实例、版图设计及后仿真与版图验证实例等光盘内容说明如下：1.软件部分提供了Cadence公司授权提供的PSPICE学生版安装软件，为软件文件夹中的911pspstu。
安装过程中注意增加勾选电路图编辑选项，安装完毕后在任务栏中点击Schematics选项，就可以生成电路编辑器窗口界面。
2.其余文件夹为各自对应的第2、3、4、6、8章的设计包，在各分层文件夹中有对应的readme说明文件。
3.Hspice部分提供了对应的工艺文件，可以直接在对应的软件中进行仿真。
ADS和Cadence部分由于各种限制原因没有提供工艺文件，需要用户在软件中自己配置工艺文件。
安装过程中注意增加勾选电路图编辑选项，安装完毕后在任务栏中点击Schematics选项，就可以生成电路编辑器窗口界面。
2.其余文件夹为各自对应的第2、3、4、6、8章的设计包，在各分层文件夹中有对应的readme说明文件。
3.Hspice部分提供了对应的工艺文件，可以直接在对应的软件中进行仿真。
ADS和Cadence部分由于各种限制原因没有提供工艺文件，需要用户在软件中自己配置工艺文件。
2023/7/12 18:58:05
46.77MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB