EDAVerilog数字系统,广东工业大学的EDA课程设计,计费器,可以直接下载在SOPC/DSP/EDA实验开发系统主板上运行
2024/5/27 18:04:07 2KB EDA 课程设计 计费器
1
EDA实验课上做的四选一多路选择器,希望有帮助。
我也是刚学的EDA课程
2024/3/2 10:28:51 137KB EDA技术 四选一选择器
1
广工eda实验报告以及代码
2024/2/11 21:58:15 2.78MB eda实验
1
使用qurtusII9.1设计并下载到SmartSOPC实验系统中。
本实验利用QuartusII软件,结合所学的数字电路的知识,采用自顶向下的分析方法。
首先分析了多功能数字钟的设计要求、所需实现的功能,然后分析了实现每个功能所需要的基础模块,最后进一步分析了各种基础模块。
在具体设计时,采用的是自底向上的设计方法。
首先设计各种基础模块,然后设计各种功能模块,最后进行综合设计。
本次设计除了实现基本的时钟电路外,还实现了整点报时、闹钟、日期、星期、秒表等多种功能:1.设计一个具有校时、校分,清零,保持和整点报时等功能的数字钟。
基于QuartusⅡ软件或其他EDA软件完成电路设计。
2.对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。
3.完成顶层电路原理图的设计,编写相应功能模块的HDL设计程序。
4.对该电路系统进行功能仿真。
5.根据EDA实验开发系统上的FPGA芯片进行适配,生成配置文件或JEDEC文件。
6.将配置文件或JEDEC文件下载到EDA实验开发系统。
7.在EDA实验开发系统上调试、验证电路功能。
1
周立功等编著的EDA实验与实践,北京航空航天大学出版社共五个单元
2023/11/5 9:27:21 11.55MB EDA 周立功
1
EDA实验,用QuartersⅡ软件写的。
(供EDA初学者参考,我这儿还有EDA编写的电子琴,全加器等,有需要的可以再联系)
2023/10/14 10:39:56 1.06MB EDA实验 QuartersⅡ 计数器
1
异步清除是指复位信号有效时,直接将计数器的状态清零。
在本设计中,复位信号为clr,低电平有效;
时钟信号时clk,上升沿是有效边沿。
在clr清除信号无效的的前提下,当clk的上升沿到来时,如果计数器原态是9(“1001”),计数器回到0(“0000”)态,否则计数器的状态将加1。
1
eda实验报告,质量很高,代码用vhdl编写,其中涉及到了计数器和分频器的编写,以及八位除法器、交通灯、三层电梯的编写,供相关专业同学们参考学习
2023/7/8 8:45:44 2.84MB EDA VHDL 实验报告
1
电子表Verilog编程多功能电子表共有5种功能:功能1为数字钟;
功能2为数字跑表;
功能3为调时;
功能4为闹钟设置;
功能5为日期设置。
除调时功能以外,电子表处于其他功能状态下时并不影响数字钟的运行。
使用数字钟功能时,还可以通过按键快速查看当前的闹钟设置时间和当前日期。
该电子表利用EDA实验平台的扬声器整点报时和定时报时,设置3个按键分别作为功能键和调整键。
2023/6/9 18:42:34 7.29MB verilog de2-70 电子表 quartus
1
广工EDA实验,内含源代码,实验报告,非常完好!!!!!
2023/3/20 18:41:26 1.32MB EDA实验
1
共 18 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡