Sciblog支持信息和代码此仓库包含支持我的博客的项目，其他信息和代码：。
您可以找到我在发表的所有帖子的列表。
笔记本项目：在这个项目中，我们解释什么是卷积以及如何使用带有MNIST字符识别数据集的MXNet深度学习库来计算CNN。
这里是。
：在本项目中，我们使用PyTorch解释迁移学习的基本方法（微调和冻结），并分析在哪种情况下更好地使用每种方法。
这里是。
：在这些笔记本中，我们展示了如何使用Char-CNN和VDCNN模型执行字符级卷积以进行情感分析。
这里是。
：在本笔记本中，我们展示了许多简单的技术来生成图像，文本和时间序列中的新数据。
这里是。
降：在本项目中，我们使用sklearn和CUDA展示t-SNE算法的示例。
我们使用CNN从图像生成高维特征，然后展示如何将其投影并可视化为二维空间。
这里是。
：在本笔记本中，我们使用GPU上的LightGBM（也可在CPU上）设计实时欺诈检测模型。
然后使用Flask和websockets通过API对模型进行操作。
这里是。
：在本笔记本中，我们演示如何创建图像分类API。
该系统与使用CNTK深度

包括两个部分第一部分是基于verilog的多周期cpu代码，第二部分是cpu运行时的流程与各个部件均以图的形式表示出来，也就是是我实验报告中的截图，清晰形象。

本科生计算机组成原理课程大作业，使用XilinxN4开发板，实验过程中实现了：54条指令的多周期MIPS指令集CPU的设计

实验目的】1. 掌握CPU的设计步骤2. 学会芯片的运用及其功能【实验环境】Maxplus2环境下实现非常简单CPU数据通路的设计【实验内容】可选以下实验之一：1、绘制“非常简单CPU”数据通路（MAX+PLUSII环境）数据通路2、绘制移位-相加乘法电路（MAX+PLUSII环境）3、绘制MIPS处理器数据通路（“画笔”或Powerpoint或手工）实验辅助材料对上述三个实验，分别提供以下辅助材料：1、“非常简单CPU”数据通路，给出步骤和指导，见后。
2、乘法电路，给出实验原理图（MAX+PLUSII的gdf文件，但不完整或有错误）。
3、MIPS处理器，给出数据通路的图片文件。
附：绘制“非常简单CPU”数据通路步骤及指导非常简单CPU的寄存器：一个8位累加器AC，一个6位的地址寄存器AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。
其数据通路详见教材P。

参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。
利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。
为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。
对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。
（1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据；
（2）实现一条JRS指令，以便在符号标志位S=1时跳转。
需要改写ID段的控制信息，并改写IF段；
（3）实现一条CMPJDR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset；
（4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；
（5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器；
（6）探索5段流水带cache的CPU的设计。

北航计算机组成课程设计支持20条指令的流水线CPU的Verilog代码实现，内包含源代码和相应的测试文件

计算机设计与实践大作业cpu的设计计算机设计与实践大作业cpu的设计计算机设计与实践大作业cpu的设计

运用java开发言语idea开发工具，实现CPU简单功能。
适用于计算机专业高校在校生CPU课程设计参考。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。