从Quartus17.1版开始的重大更新内容：1.增加了Stratix10系列的器件库（Intel真14nm工艺生产，内核速度直接上1GHz，号称全世界最快的FPGA）2.集成了HLS编译器（免费），用于C/C++开发FPGA，主要用于信号处理和/或科学计算类设计应用，和一样用C/C++开发FPGA的OpenCL（免费）有一些区别。
3.把一些Quartus内部集成的功能名字改了，让用户特别是初学者更容易理解这些功能的用处：旧的名字新的名字BlueprintInterfacePlannerQsysPlatformDesignerEyeQEyeViewerJNEyeAdvancedLinkAnalyzerLogicLockLogicLockRegionTimeQuestTimingAnalyzer破解器增加了抗single-eventupset(SEU，可以翻译成单粒子翻转)的license内容，这个对某国禁运的功能支持2009年以后的大部分新器件，对于航空、航天、兵器、核工业、电力、高铁、医疗仪器等等要求高可靠性的产品非常有价值。
当然，这个license一样可以用在老版本的Quartus上，但是必需是用破解器破解过的Quartus，正版license是没有这个功能的，原因你懂得！SEU使用方法请参考器件的英文版数据手册，或者找骏龙科技要各个新系列FPGA的中文版的手册。
和这个SEU功能类似的还有加密功能的license，可以按照美国国防部标准的256位AES加密算法加密大部分新FPGA，至今还无人能解密，需要者自己联系骏龙科技。
本人暂时不加入，因为这些太敏感的禁运东西加入太多了怕出问题。

Altera_stratixVGX_5sgxea7kf40_fpga开发板cadenceorcad硬件原理图+PCB文件，CadenceAllegro设计的工程文件，包括完整的原理图和PCB图，可作为你产品设计的参考。

Altera_stratixVGS_5sgsmd5kf40_dsp开发板cadenceorcad硬件原理图+PCB文件,CadenceAllegro设计的工程文件，包括完整的原理图和PCB图，可作为你产品设计的参考。

Altera_stratixIVGT_4sgt100g5_100g开发板cadenceorcad硬件原理图+PCB文件,CadenceAllegro设计文件，可作为你产品设计的参考。

Altera_stratixVGX_5sgxea7kf40_fpga开拓板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料

QuartusPrime软件版本18.0反对于如下器件系列：StratixIV,StratixV,ArriaII,ArriaV,ArriaVGZ,Arria10,Cyclone10LP,CycloneIV,CycloneV,MAXII,MAXV,andMAX10FPGA.

中文版Stratix_5数据手册，详细引见Stratix_5特性

TS201+Stratix是一种越来越流行于数字信号处理的架构。
在Stratix中编写时钟分频模块、数据接收通道和数据发送通道来组建UART，不但为TS201扩展了串行通信功能，而且节约了电路板的空间，充分体现了Stratix器件资源丰富、可扩展性强的优点。
实际使用表明，此设计在串行数据的接收和发送方面工作稳定可靠。

（含源码及报告）本程序分析了自2016年到2021年（外加）每年我国原油加工的产量，并且分析了2020年全国各地区原油加工量等，含饼状图，柱状图，折线图，数据在地图上显示。
运转本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持，如果缺少某库请自行安装后再运转。
文件含6个excel表，若干个csv文件以及一个名字为render的html文件（需要用浏览器打开），直观的数据处理部分是图片以及html文件，可在地图中显示，数据处理的是excel文件。
不懂可以扫文件中二维码在QQ里面问。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。