I2C总线EEPROMAT24CM01读写FPGA控制器，Verilog代码实现。
将8bit字节形式的数据写入EEPROM指定的地址中，从指定的地址读取数据以8bit字节形式输出，友好的读写握手接口信号。
容易修改以适应其它I2C总线的存储器。
该代码已在多个实际项目中应用，得到充分验证。
将8bit字节形式的数据写入EEPROM指定的地址中，从指定的地址读取数据以8bit字节形式输出，友好的读写握手接口信号。
容易修改以适应其它I2C总线的存储器。
该代码已在多个实际项目中应用，得到充分验证。
2025/2/11 5:08:57
11KB
1
FPGA控制TDC-GPX芯片进行测量，测量结果由usb发送至电脑，使用时先将程序下载到FPGA开发板，然后通过cyconsole下载USB固件tcxmaster.hex，电脑向FPGA发送十六进制0a0a启动测量，发送0b0b结束测量，发送0f0f对芯片进行复位
2025/1/31 2:24:02
7KB
1
DMA读的操作相对复杂，需要FPGA向主机发出读请求，主机再返回数据。
FPGA控制逻辑必须计算发起了多少个读TLP请求，再计算收到的数据是否足够。
一般来说FPGA可以一次发送所有的读请求，然后按照顺序接收数据即可。
但是某些主板并不一定是按照请求的顺序返回数据的情况，可能后发出的请求先返回数据，属于主机乱序执行的现象。
要么FPGA一次只发一个读请求，等数据收到了再发现一个读请求—但是效率就对不起了；
要么对乱序情况进行特殊处理，XAPP1052还没有解决该问题。
FPGA控制逻辑必须计算发起了多少个读TLP请求，再计算收到的数据是否足够。
一般来说FPGA可以一次发送所有的读请求，然后按照顺序接收数据即可。
但是某些主板并不一定是按照请求的顺序返回数据的情况，可能后发出的请求先返回数据，属于主机乱序执行的现象。
要么FPGA一次只发一个读请求，等数据收到了再发现一个读请求—但是效率就对不起了；
要么对乱序情况进行特殊处理，XAPP1052还没有解决该问题。
2024/11/22 2:19:49
14KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB