EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。
总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。
并且使用QuartusII软件进行电路波形仿真,下载到EDA实验箱进行验证。
该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。
2025/9/21 15:19:19 528KB FPGA,数字钟
1
潘松《EDA技术实用教程(第五版)》ppt,verilog版。
2025/8/17 12:28:44 14.26MB 潘松 verilog ppt
1
实验内容1、使用VerilogHDL设计一个VGA显示控制器,在VGA显示器(VGA:分辨率:640x480@60Hz)上显示RGB八色彩条。
2、VGA显示器(分辨率自定)上显示杭电logo+学号姓名,居中。
2025/4/30 1:29:05 2.87MB EDA VGA QUARTU
1
24小时时钟VHDL语言EDA技术模块化例化程序提供硬件接口
2025/4/27 7:33:15 436KB 24小时时钟 VHDL语言 EDA技术
1
EDA技术实用教程-verilogHDL第五版潘松PPT教程,共14章节,可以作为入门书籍使用,欢迎下载。
2025/3/11 17:20:03 14.29MB EDA PPT
1
EDA技术及应用课程相关实验:数字时钟实验
2024/12/9 16:30:41 40KB EDA 源码 FPGA quartusII
1
本系统是采用EDA技术设计的一个简易的八音符电子琴和音乐发生器,该系统基于计算机中时钟分频器的原理,采用自顶向下的设计方法来实现,它可以通过按键输入来控制音响。
系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。
系统实现是用硬件描述语言VHDL按模块化方式进行设计,然后进行编程、时序仿真、整合。
本系统功能比较齐全,有一定的使用价值。
2024/11/12 18:56:54 147KB 电子琴 EDA VHDL
1
EDA技术及应用课程相关实验:十进制计数器
2024/10/27 13:24:41 12KB EDA 实验 代码 quartusII
1
VHDL电子万年历,基于VHDL语言,EDA技术的年月日时分秒型计数器
2024/10/22 14:20:55 4.85MB VHDL,EDA
1
潘松EDA技术实用教程中实验与设计的配套源码实例
2024/5/5 14:41:19 64.91MB FPGA Verilog
1
共 30 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡