信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。
随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。
能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。
随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。
2025/3/6 7:46:20
46KB
1
2001年全国大学生电子设计竞赛一等奖_基于DDS技术的任意波形发生器2001年全国大学生电子设计竞赛一等奖_基于DDS技术的任意波形发生器
2024/10/14 10:22:38
622KB
1
产生的信号可以是正弦波或方波、三角波、锯齿波；
可以用SignalTap逻辑分析。
可以用ModelSim仿真。
全部打包在文件中。
工程适用版本为QuartusII13.0，不可低于该版本。
原理：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。
此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。
本实验在设计的模块中，包含以下功能：（1）通过freq信号输入需要的频率的值；
（2）通过wave_sel信号选择所需的波形；
（3）通过amp_adj信号选择波形放大的倍数。
在该设计中，包含3个模块：频率控制器，根据输入的频率值输出步进值step_val。
相位累加器，根据步进值step_val控制对应地址的变化。
波形放大器，对rom输出的数据进行放大。
可以用SignalTap逻辑分析。
可以用ModelSim仿真。
全部打包在文件中。
工程适用版本为QuartusII13.0，不可低于该版本。
原理：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。
此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。
本实验在设计的模块中，包含以下功能：（1）通过freq信号输入需要的频率的值；
（2）通过wave_sel信号选择所需的波形；
（3）通过amp_adj信号选择波形放大的倍数。
在该设计中，包含3个模块：频率控制器，根据输入的频率值输出步进值step_val。
相位累加器，根据步进值step_val控制对应地址的变化。
波形放大器，对rom输出的数据进行放大。
10.14MB
1
非常详细的资料，介绍了FPGA的DDS技术，文档内有verilog的源代码，可以直接使用，非常适合初学者，快点下载吧。
2024/5/8 7:40:19
2.38MB
1
基于FPGA的FM调制与解调，资源为FM工程文件和说明文件，软件QuartusII11.0，语言verilogHDL，调制信号为正弦波，载波信号为正弦波，FM调制直接调频（DDS技术），FM解调非相干解调（微分，取绝对值，低通滤波器）。
一个完整的FM调制/解调系统主要分为模数（AD）转换器、FM调制器/解调器和数模（DA）转换器这三部分。
在本次设计中，信源用正弦波代替，载波同样也是正弦波，在FPGA内部通过DDS产生正弦信号来模拟AD采样数据。
在做FM解调器的实现时，调制器的输出直接在FPGA内部连接解调器的输入，不经过DAC输出与ADC输入，解调器直接输入调制后的离散的波形数据。
如图1所示，直接用数字已调信号代替量化后的模拟已调信号，虚线方框内的部分省略掉了。
一个完整的FM调制/解调系统主要分为模数（AD）转换器、FM调制器/解调器和数模（DA）转换器这三部分。
在本次设计中，信源用正弦波代替，载波同样也是正弦波，在FPGA内部通过DDS产生正弦信号来模拟AD采样数据。
在做FM解调器的实现时，调制器的输出直接在FPGA内部连接解调器的输入，不经过DAC输出与ADC输入，解调器直接输入调制后的离散的波形数据。
如图1所示，直接用数字已调信号代替量化后的模拟已调信号，虚线方框内的部分省略掉了。
2023/9/1 14:48:49
8.01MB
1
在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL言语实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。
2020/2/7 2:39:34
389KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB