清单：1.KeilIDE下STM32I2CDMA状态机读取并处理MPU9150DMP得到的四元数完整工程2.LabVIEW上位机测试代码（串口通讯，USB被我注掉了，还有些问题）*抱歉原理图没有，我是随便拿的另外一个工程的板子玩的，MCU片子是STM32F103C8，用的I2C1，MPU9150是淘宝上随便买的*抱歉注释太少，标准的状态机，任务分配和STM32标准库*MPU9150初始化未使用DMA和状态机，会把InvenSense的库改动太大，难得弄了，routine每隔5ms的query用的DMA和状态机，便于其他实时任务的处理有问题发我邮箱dodoleon@sina.com，一般每天都会查看

里边有通过UML设计的完整示例项目来快速地学习使用RationalRose软件，主要有亲手绘制的UML图，分别是用例图，活动图，类图，顺序图，协作图，状态机图，构件图，部署图。
有快速教程doc和详细UMLpdf书

《DE2-115开发板用户手册》是专为基于FPGA的友晶DE2-115开发板设计的一份详尽指南。
这份手册深入浅出地介绍了该开发板的功能、特性以及如何有效利用它进行FPGA（FieldProgrammableGateArray）项目开发。
下面我们将围绕这些关键词，详细阐述DE2-115开发板的核心知识点。
1.**DE2-115开发板**：DE2-115是友晶科技推出的一款高性能FPGA开发平台，它集成了Altera公司的CycloneIV系列FPGA芯片，提供丰富的硬件接口，适用于教学、研究和工程实践。
开发板包含多种模块，如嵌入式处理器、数字信号处理单元、内存接口、高速串行I/O等，为开发者提供了广泛的实验和设计空间。
2.**FPGA**：FPGA是一种可编程逻辑器件，允许用户根据需要配置其内部结构，实现定制化的数字电路功能。
在DE2-115开发板上，开发者可以学习和实践FPGA的基本原理，包括逻辑门的组合、时序逻辑、状态机设计、数据并行处理等，并能应用于实际的硬件加速、嵌入式系统、通信协议等项目。
3.**为什么jvw**："whyjvw"可能是指手册的作者或者版本标识，但具体含义需要参考手册内容才能确定。
在实际使用中，这通常不涉及核心的技术知识，而是文档的管理和追踪信息。
4.**友晶科技**：友晶科技是一家专注于电子设计自动化（EDA）工具和嵌入式系统的公司，提供多种FPGA开发板和教学资源，旨在帮助学生和工程师快速掌握FPGA技术。
他们的产品以其易用性和教育友好性而受到广泛赞誉。
5.**DE2_115用户手册.pdf**：这份PDF文档包含了DE2-115开发板的详细操作指南、硬件描述、软件配置步骤、实例教程和常见问题解答等内容。
它是学习和使用DE2-115开发板的重要参考资料，通过阅读和实践手册中的示例，开发者可以逐步熟悉开发板的各个方面。
手册中可能会涵盖以下关键点：-**硬件介绍**：详细列出了DE2-115开发板上的各个组件，如FPGA芯片型号、内存模块、接口连接器等。
-**开发环境设置**：包括安装必要的软件工具，如AlteraQuartusII综合软件、ModelSim仿真器等，以及配置开发环境的步骤。
-**逻辑设计基础**：讲解了如何使用Verilog或VHDL语言编写FPGA逻辑设计，并将其下载到开发板。
-**硬件调试**：介绍了如何使用开发板上的LED、按钮、七段显示器等进行硬件验证和调试。
-**应用示例**：提供了一些实际项目，如数字逻辑电路、微控制器接口、视频处理等，帮助开发者掌握FPGA设计流程。
-**扩展接口**：介绍了如何利用开发板的扩展接口与其他设备进行通信，如USB、PCIe、以太网等。
《DE2-115用户手册》是学习FPGA技术和实践DE2-115开发板的宝贵资源，无论你是初学者还是有经验的工程师，都能从中受益匪浅。
通过深入理解和实践手册中的内容，你将能够充分利用这个强大的开发平台，探索FPGA的无限可能性。

VerilogGoldenReferenceGuide.pdf(270.43KB)VerilogGolden中文版.pdf(511.67KB)VerilogHDL代码描述对状态机综合的研究.doc(74.5KB)Veriloghdl教程135个经典设计实例(王金明）.rar(191.15KB)VerilogHDL数字设计与综合.pdf(1.06MB)Verilog电梯控制器设计.doc(106KB)VerilogHDL硬件描述语言（averilogHDLprimer译本）（美）J.Bhasher著徐振林等译.zip(4.55MB)Verilog非阻塞赋值的仿真综合问题.doc(132KB)Verilog脉冲发生器程序.doc(22KB)VerilogHDL综合实用教程.pdf(2.62MB)VerilogHDL的基础知识.pdf(316.61KB)Verilog的键盘源码keypad—有去抖功能.doc(28.5KB)verilog的阻塞和非阻塞赋值.doc(80KB)Verilog交通灯控制器程序.doc(23KB)Verilog黄金参考指南.pdf(511.67KB)Verilog例子代码.zip(8.49KB)Verilog设计代码.zip(367.71KB)Verilog数字系统设计示例.rar(41.25KB)Verilog语言练习与讲解(中文).pdf(432.87KB)Verilog语言练习与讲解(中文补充).pdf(114.08KB)东南大学Verilog讲义.zip(581.83KB)关于verilog综合小结.doc(27KB)华为：VerilogHDL入门教程.pdf(280.97KB)卡内基梅陇大学verilog课程讲义.pdf(294.37KB)可综合的Verilog语法（剑桥大学，影印）.pdf(412.39KB)清华微电子所verilog课件.rar(110.82KB)王金明：《VerilogHDL程序设计教程》及相关源码.rar(10.52MB)硬件描述语言Verilog（第四版）.pdf(5.45MB)浙大VerilogHDL.zip(7.35MB)

北京航空航天大学出版社嵌入式系统设计（美）瓦伊德，（美）吉瓦尔吉斯著，骆丽译第1章绪论1.1嵌入式系统综述1.2设计上的挑战——设计指标的最佳化1.2.1常用设计指标1.2.2上市时间1.2.3NRE与单位成本1.2.4性能1.3处理器技术1.3.1通用处理器——软件1.3.2单用途处理器——硬件1.3.3专用处理器1.4IC技术1.4.1全定制/VLSI1.4.2半定制ASIC(逻辑门阵列和标准单元)1.4.3PLD1.4.4发展趋势1.5设计技术1.5.1编译/综合1.5.2库/IP1.5.3测试/验证1.5.4其他提高效率的方法1.5.5发展趋势1.6设计方法的取舍1.7小结与本书概要1.8参考文献1.9习题第2章定制单用途处理器——硬件2.1引言2.2组合逻辑2.2.1晶体管与逻辑门2.2.2基本组合逻辑设计2.2.3RTL组合元件2.3时序逻辑2.3.1触发器2.3.2RTL时序元件2.3.3时序逻辑设计2.4定制单用途处理器的设计2.5RTL定制单用途处理器设计2.6定制单用途处理器的最佳化2.6.1原始程序的最佳化2.6.2FSMD的最佳化2.6.3数据路径的最佳化2.6.4FSM的最佳化2.7小结2.8参考文献2.9习题第3章通用处理器——软件3.1引言3.2基本结构3.2.1数据路径3.2.2控制单元3.2.3存储器3.3运算3.3.1指令执行3.3.2流水线技术3.3.3超标量和超长指令字结构3.4程序员的观点3.4.1指令集3.4.2程序和数据存储器空间3.4.3寄存器3.4.4输入/输出3.4.5中断3.4.6实例：设备驱动程序的汇编语言编程3.4.7操作系统3.5开发环境3.5.1设计流程和工具3.5.2实例：一个简单处理器的指令集仿真程序3.5.3测试和调试3.6专用指令集处理器3.6.1单片机3.6.2数字信号处理器3.6.3较不通用的ASIP环境3.7微处理器的选择3.8通用处理器设计3.9小结3.10参考文献3.11习题第4章标准单用途处理器——外部设备第5章存储器第6章接口第7章数码相机实例第8章状态机与并发进程模型第9章控制系统第10章IC技术第11章设计技术附录A相关资源附录B有关术语的中英文对照表

AXI4主机从机源码对应分析：1.首先主机会在状态机的控制下在四个状态中跳转，分别时IDLE、INIT_WRITE、INIT_READ、INIT_COMPARE，一开始处于IDLE状态，在init_txn_pulse信号的控制下可跳转到INIT_WRITE状态。
在INIT_WRITE状态，init_txn_pulse信号只控制了第一次产生start_single_burst_write信号高电平，而后面start_single_burst_write信号高电平的产生主要依靠burst_write_active信号控制

在Verilog语言中经常用到有限状态机，处理相对复杂的逻辑，设定好不同的状态，根据触发条件跳转到对应的状态，在不同的状态下进行相应的处理。
在程序中设计8位寄存器，①Idle状态下，判断shift_start是否为高，若高，则进入Start状态；
②在Start状态延迟100个周期，进入Run状态，进行移位处理；
第一种Melay状态机采用一段式写法，一个always语句中包括状态转移，状态转换台条件判断，数据输出；
第二种Moore状态机采用三段式写法，状态转移用一个always语句，判断状态转移的条件是组合逻辑，采用一个always语句，数据输出也是单独的always语句，直观清晰；

从事嵌入式编程的童鞋应该都知道状态机的魅力，自己也一直想写一写这方便的体会，惰性使然，一直未能实行，无意中发现此书，顿时大开眼界。
本资源包含中文和英文两个版本，非扫描版，绝对是良心奉献。
“这本书绝对是让我对状态机大开眼界。
我最近使用(包含在本书内)的QP框架改写了代码的主要部分，它带来了奇迹。
我以前的代码使用了许多传统的状态机，并很快演变成意大利面条式代码。
层次式状态机方法令新代码更小，更健壮，并且更易于维护和扩展。
优秀的书和代码！”——BobBradley,AppleComputer,Inc.,

STM32是一款基于ARMCortex-M内核的微控制器，广泛应用于嵌入式系统设计中，尤其是在传感器接口和控制领域。
FXAS21002是一款高性能的数字陀螺仪，适用于各种动态应用，如航姿参考系统、运动检测以及游戏控制等。
在使用FXAS21002与STM32进行通信时，由于某些情况下硬件I2C接口可能不适用或已满载，开发者会选择使用软件模拟I2C（也称为bit-banging）来实现通信。
I2C（Inter-IntegratedCircuit）是一种多主控、双向二线制总线协议，用于连接微控制器和其他设备，如传感器、存储器等。
在模拟I2C中，STM32通过GPIO引脚来模拟SCL（时钟）和SDA（数据）信号，从而实现与FXAS21002的通信。
STM32的模拟I2C实现需要编写特定的中断服务程序和状态机，以确保正确地生成I2C时序。
这包括起始条件、停止条件、数据传输和应答/非应答信号的生成。
为了与FXAS21002进行有效通信，你需要设置STM32的GPIO引脚为推挽输出模式，并在适当的时机切换它们的状态以模拟I2C信号。
FXAS21002陀螺仪提供了多种工作模式，包括单轴、双轴和三轴测量，以及不同的数据速率和电源管理模式。
在配置陀螺仪之前，需要通过I2C发送特定的寄存器地址和配置字节。
例如，可以设置陀螺仪的测量范围、低通滤波器配置、数据输出速率等。
在测试程序中，通常会包含初始化序列，用于配置STM32的GPIO和定时器（用于生成I2C时钟），然后是读写FXAS21002寄存器的函数。
读取陀螺仪的数据后，可以通过ADC转换将模拟信号转化为数字值，再进行相应的计算，如角度速度解算。
FXAS21002陀螺仪的数据手册（如PDF文档"FXAS21002【陀螺仪】.pdf"）会提供详细的寄存器映射、命令集和操作指南。
开发者需要熟悉这些信息，以便正确地配置和读取陀螺仪数据。
在实际应用中，可能还需要考虑噪声处理、温度补偿、校准算法等高级话题，以提高测量精度和稳定性。
总的来说，STM32模拟I2C与FXAS21002陀螺仪的交互是一个涉及硬件接口、通信协议和传感器数据处理的综合过程。
通过深入理解I2C协议、FXAS21002的特性以及STM32的GPIO和定时器功能，开发者可以构建出可靠且高效的陀螺仪测试程序。

第1章绪论1.1什么是SystemC？1.2为何采用SystemC？1.3设计方法1.4设计能力1.5SystemCRTL1.6本书的组织结构1.7练习第2章SystemC入门2.1基础知识2.2再看一个2*4译码电路示例2.3描述层次关系2.4验证功能2.5练习第3章数据类型3.1值保持器3.2类型概述3.3位类型3.4任意位宽的位类型3.5逻辑类型3.6任意位宽的逻辑类型3.7有符号整型3.8无符号整型3.9任意精度的有符号整型3.10任意精度的无符号整型3.11解析式类型3.12用户定义的数据类型3.13推荐采用的数据类型3.14练习第4章组合逻辑建模4.1SC-MODULE4.1.1文件结构4.2示例4.3读写端口和信号4.4逻辑算符4.5算术算符4.5.1无符号算术4.5.2有符号算术4.6关系算符4.7向量与位区间4.7.1常量下标4.7.2不是常量的下标4.8if语句4.9switch语句4.10循环语句4.11方法4.12结构体类型4.13多个进程的△延迟4.14小结4.15练习第5章同步逻辑建模5.1触发器建模5.2多个进程5.3带异步预置位和清零的触发器5.4带同步预置位和清零的触发器5.5多个时钟与多相位时钟5.6锁存器建模5.6.1if语句5.6.2switch语句5.6.3避免产生锁存器5.7小结5.8练习第6章其他逻辑6.1三态驱动器6.2多个驱动器6.3无关值处理6.4层次结构6.5模块的参数化6.6变量和信号的赋值6.7练习第7章建模示例7.1可参数化的三态输出寄存器7.2存储器模型7.3有限状态机建模7.3.1Moore有限状态机7.3.2Mealy有限状态机7.4通用移位寄存器7.5计数器7.5.1模N计数器7.5.2约翰逊计数器7.5.3格雷码可逆计数器7.6约翰逊译码器7.7阶乘模型7.8练习第8章测试平台8.1编写测试平台8.2仿真控制8.2.1sc_clock8.2.2sc_trace8.2.3sc_start8.2.4sc_stop8.2.5sc_time_stamp8.2.6sc_simulation_time8.2.7sc_cycle和sc_initialize8.2.8sc_time8.3波形8.3.1任意波形8.3.2复杂的重复波形8.3.3派生时钟的生成8.3.4从文件中读取激励8.3.5反应式激励8.4监听行为8.4.1断言正确的行为8.4.2将结果转储至文本文件8.5其他示例8.5.1触发器8.5.2同步输出的多路选择器8.5.3全加器8.5.4周期级仿真8.6sc_main函数内的语句次序8.7记录聚合类型8.8练习第9章系统级建模9.1SC_THREAD型进程9.2动态敏感9.3构造函数的参数9.4其他示例9.4.1最大公因子9.4.2滤波器9.5端口、接口和信道9.6高级论题9.6.1共享数据成员9.6.2定点类型9.6.3模块9.6.4其他方法9.7仿真算法9.8练习附录A运行时环境A.1软件安装A.2编译A.3仿真A.4调试附录BSystemCRTL：可综合的子集B.1SystemC语言要素B.2C++语言要素

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。