FPGA数字频率计数码管显示,非常好用,在黑金的板子上最好,不用改什么。
2024/9/11 11:43:07 6.98MB FPGA 频率 数码管
1
基于VerilogHDL数字频率计的设计与实现,工程
2024/9/2 15:13:47 4.16MB VerilogHDL 数字频率计 占空比 quartus
1
数字频率计1~1MHz,,已经成功,proteus8.0运行,keil4.0版本。
希望对你有用哟·
2024/8/18 4:58:41 79KB 数字频率计
1
这是日本稻田保写的一本书,本书主要介绍了振荡电路的设计与应用,类容包括基本振荡电路、RC方波振荡电路的设计、RC正弦波振荡电路的设计、高频LC振荡电路的设计、陶瓷与晶体振荡电路的设计,以及函数发生器的设计、电压控制振荡电路的设计、PLL频率合成器的设计、数字频率合成器的设计等等。
2024/8/9 1:08:31 19.88MB 震荡电路 稻叶保
1
本科毕业设计用的非常简洁实用的代码,VHDL实现
2024/6/20 1:44:32 1.92MB 频率计 VHDL
1
本文介绍用89C51单片微机控制直接数字频率合成器(DDS)芯片AD9835设计的高精度多种信号发生器,着重讨论了AD9835基本工作原理、与89C51接口,单片微机控制系统的硬件结构及软件设计框图。
1
简易数字频率计,内含报告和电路图,比较详细,电工电子课程设计会很简单
2024/5/19 9:29:34 2.19MB 频率计
1
这个是15国赛国一频率计32407vet6的mcu控制部分
2024/3/31 21:05:57 5.64MB 国赛 频率计stm32 部分
1
本系统由三角波信号发生器和三角波信号参数测试仪两部分构成。
信号发生器以FPGA为控制核心,基于直接数字频率合成原理,能够产生频率、幅度、占空比连续可调的三角波信号,频率范围1Hz~1MHz,幅度范围40mV~4V,占空比1%~99%。
三角波信号参数测试仪以等精度法实现了精度为10-6的三角波频率测量;
以数字峰值检波的方法实现了幅度测量,精度优于1%;
以多点求均值的方法降低了求取斜率的误差,精度优于1%。
2024/3/21 9:53:25 584KB 三角波 信号 参数测试仪
1
基于verilog的数字频率计代码仿真和报告
2024/2/15 16:33:57 412KB 数字频率计
1
共 44 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡