mBnB码是光纤通信系统中常用的码型之一,本次设计了一种简单实用的5B6B编码方法,并提出了用Altera开发系统的硬件描述语言VHDL实现全数字5B6B编译码电路的设计思想和方法,最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL语言设计方法。
关键词:5B6B码;FPGA;VHDL语言;波形仿真
2024/10/7 8:55:27 512KB 5B6B 码; FPGA; VHDL
1
应用于GSM的快速锁定全数字锁相环设计,秦鹏,金晶,本文提出了一种应用于GSM(全球移动通讯系统)的快速锁定全数字锁相环。
针对快速锁定的要求,本文提出了将频率控制字预检测技术与
2024/8/19 22:01:35 500KB 电子技术
1
基于电涡流的金属探测代码,实现方法中涉及数字锁相算法、过采样技术,最终的金属探测器实现了超过2cm距离的金属探测。
2024/5/1 20:34:09 6.81MB 单片机 金属探测 电涡流 数字锁相
1
PLL数字锁相的详细介绍,希望对PLL的学习者有所帮助。
2024/2/12 18:20:41 923KB PLL
1
带宽自适应高阶全带宽自适应高阶全数字锁相环的研究与设计数字锁相环的研究与设计
2023/12/4 14:41:52 1.09MB ADPLL
1
本程序实现二阶锁相环的功能,经仿真和试验验证都能正确跟踪频率和相位。
2023/7/9 18:49:08 313B PLL
1
高清扫描版PDF,含章节书签。
本书既有锁相环原理又有工程实现,值得一看。
尤其是关注数字锁相环的同窗,可以了解一下。
2023/3/19 3:43:22 55.45MB 锁相环 FPGA 杜勇
1
附件是数字PLL的MATLAB仿真源码,能够仿真BPSK、QPSK的DPLL附件是数字PLL的MATLAB仿真源码,能够仿真BPSK、QPSK的DPLL
2023/2/7 18:34:35 1KB DPLL
1
FPGA完成PLL全数字锁相环全部代码
2018/10/26 23:48:18 122KB FPGA verilog PLL
1
数字锁相环,用于使用红色火龙果锁定频率梳固件/软件允许使用此硬件来锁相频率梳。
更一般而言,它与硬件一起提供了一个数字控制盒,该数字控制盒可以支持双通道锁相环,包括输入rf信号的前端IQ检测。
因而,虽然此数字控制盒可用于锁相其他系统,但下面的讨论假定用户正在操作频率梳。
入门从“发布部分”()下载所需的文件:可以访问PythonGUI的完整源代码存储库;
b。
红火龙果的SD卡映像(red_pitaya_dpll_2017-05-31.zip)阅读并遵循“RedPitayaDPLL.pdf的说明和操作手册”文件。
软件版本所需的Python发行版是WinPython-64bit-3.7.2()。
FPGAVivado项目在Vivado2015.4中进行了编译,但是仅使用该软件就不需要安装Vivado。
附加信息可以从NIST数字控制箱的说明手册中获得更多信
2022/9/25 14:13:48 16.35MB Python
1
共 13 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡