verilog数字系统设计-RTL综合测试平台与验证的随书光盘源程序
2024/11/11 10:51:49 7.82MB Verilog 数字电路 RTL
1
本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法。
书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。
第3版中添加了与Verilog2001有关的新内容。
本书是VerilogHDL的初级读本,可作为计算机、电子、电气及自控等专业相关课程的教材,也可用作相关科研人员的参考书。
2024/10/18 4:36:15 4.74MB Verilog
1
使用QuartusII开发、基于VHDL语言实现的电子时钟,在睿智四代AX4010板子上进行验证。
实现的功能有:时分秒显示、重置、按键消抖、整点报时。
补充说明:1.代码可能还不完善,供参考学习使用。
2.顶层连线图中部分连线是采用了“隔空连线”的方法,就是右键管脚直接绑定,这样可以使顶层图连线尽可能少,以减少线的交叉。
所以需要读懂每个接口的输入输出。
2024/10/13 11:54:37 505KB 数字系统 电子钟 实验报告
1
设计的综合性环境,也是适合SOPC的最全面的设计环境。
它拥有现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)设计...本文以QuartusII4.0为设计平台,以FPGA为核心,设计了一个具体数字系统即带计时器功能的秒表系统
2024/8/31 21:10:14 137KB quartus ii 秒表
1
ISE10.1破解版下载实现FPGA的数字系统功能
2024/8/3 19:53:28 30KB ISE10.1
1
EDAVerilog数字系统,广东工业大学的EDA课程设计,计费器,可以直接下载在SOPC/DSP/EDA实验开发系统主板上运行
2024/5/27 18:04:07 2KB EDA 课程设计 计费器
1
北航出版社,夏宇闻老师编著的《Verilog数字系统设计教程》第3版,2013带目录书签。
经典书籍教材,值得学习。
2024/5/22 22:04:28 157.21MB Verilog  数字系统设计教程 第3版 夏宇闻
1
本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法。
书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。
本书是VerilogHDL的初级读本,适用于作为计算机、电子、电气及自控等专业相关课程的教材,也可供有关的科研人员作为参考书。
2024/5/21 0:22:08 3.98MB verilog HDL
1
入门级丛书,讲解详细,深入浅出,有很多收获
2024/2/7 11:04:21 2.39MB Verilog
1
用于高速数字系统的单轨MCML标准单元
2024/2/6 20:41:40 48KB 研究论文
1
共 33 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡