.18工艺库自取
2024/9/28 18:08:56 5.26MB 工艺库
1
Hspice0.18umCMOS
2024/3/1 11:37:31 4KB Hspice
1
这个是cmos0.18um的工艺库文件,大家共享啊!
2023/8/7 22:52:04 8KB cmos仿真工艺库
1
工艺库有tsmc013工艺pdk、tsmc18rf工艺pdk,tsmc025工艺pdk
2023/6/6 23:08:32 217.54MB 工艺库
1
tsmc18rf_pdk_v13PDK工艺库
2017/4/21 7:23:38 23.37MB tsmc18rf pdk v13 PDK
1
基于MIPS指令集的32位五级流水线的CPU设计与Verilog实现。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库,使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿,根据面积、时序等信息对设计进行了优化。
最初,为该CPU添加了共享总线,以及UART与GPIO接口,实现了一个简单的SoC,并编写了测试代码,在Modelsim上完成了功能仿真和时序仿真。
2015/4/3 17:36:36 63KB SOC代码
1
完成施密特触发器电路及版图设计设计要求(1)电路面积最优;
(2)留意设计CMOS工艺实现;
(3)版图设计采用最小尺寸设计采用工艺库smic13mmrf_1233(4)版图设计过程采用最小尺寸(5)完成DRC验证
2016/7/17 19:57:51 770KB 版图设计
1
台积电的0.18um工艺库文件,这个文件也是我从CSDN上下载的,原文件名是mm018,下载后发现里面有些错误,经修正后可以正常使用,使用方法和NMOSPMOS模型名都有说明(原文件没有说明,我是从文件中找到的模型名,然后列了一些出来)
2016/8/19 6:51:12 316KB 0.18um工艺库
1
用于spice前仿的网表库文件*************************************************PROCESS:0.5umCMOS*MODEL:BSIM3V3*DOC.NO.:*VERSION:1.0*DATE:Sept.9,2003****************************************************************.LIBtt******************************************************************************************************************************NMOSmodel*****************************************************************************************************************************.modelnmosnmoslevel=49***************************************************************MODELFLAGPARAMETERS**************************************************************+lmin=5e-007lmax=2e-005wmin=5.5e-007wmax=2e-005+version=3.2mobmod=1capmod=3nqsmod=0+binunit=2
2017/4/26 5:41:41 36KB 0.5um sp文件
1
smic90nm工艺库,forhspice,spectre
2020/7/12 13:09:23 2.81MB 工艺库
1
共 11 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡