通过FPGA配置芯片，采样spi接口，对芯片寄存器配置。
芯片GPX2的verilog配置程序。
需求spi结果也可以参考本程序
芯片GPX2的verilog配置程序。
需求spi结果也可以参考本程序
2023/2/15 22:49:01
7KB
1
测量频率采用等精度法，信号通过高速比较器直接接入FPGA。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
本题难点是测量时间间隔，相对误差10^-2，时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔，采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率，满足精度要求，工程代码完整分FPGA工程和stm32工程，转换公式注释明了。
2023/2/15 11:02:12
16.31MB
1
FPGA(XC3S1600E)+MCU(CY7C68013)XC9572开发板protel硬件原理图+PCB，采用4层板设计，板子大小为132x82mm，双面规划布线，FPGA选用xilinx的XC3S1600E-4FG320I，CPLD芯片选用xilinx的XC9572-7PC44C(44),MCU芯片选用CY7C68013-PVC,FRAM芯片选用CY7C1049BNV33,电源芯片为LM350-ADJ。
Protel99se设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB，可用Protel或AltiumDesigner(AD)软件打开或修改，已经制板并在实际项目中使用。
Protel99se设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB，可用Protel或AltiumDesigner(AD)软件打开或修改，已经制板并在实际项目中使用。
2023/2/14 11:12:29
245KB
1
从各方面描述了3种配置FPGA的方式：1.FPGA自动串行(AS)方式2.JTAG方式3.FPGA被动(Passive)方式。
很有用，看完以后豁然开朗因为我也想下一些东西，所以要了2分，见谅！
很有用，看完以后豁然开朗因为我也想下一些东西，所以要了2分，见谅！
2023/2/14 10:06:44
2.09MB
1
本实验要完成的工作主要包括：指令系统的设计，FPGA-CPU的整体结构设计及其细化，逻辑设计的具体实现（VHDL语言程序的编写），软件模仿，以及硬件调试。
这几部分的工作之间是先行后续的关系，也就是只有前一个步骤完成了下一个步骤才可以开始进行，不存在并行完成的情况
这几部分的工作之间是先行后续的关系，也就是只有前一个步骤完成了下一个步骤才可以开始进行，不存在并行完成的情况
2023/2/14 6:18:22
2.42MB
1
Saleaelogic是一款非常专业的波形测试设备，适用于分析单片机、ARM、FPGA利器，该软件为Saleae逻辑分析仪的必备使用软件，没有或是丢失软件的用户可以考虑使用，软件包括用于串行通信的协议分析器，还支持多种协议分析仪的解码。
2023/2/13 13:33:27
112.25MB
1
数字调制解调技术的MATLAB与FPGA实现——AlteraVerilog版
2023/2/13 12:26:28
120.77MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB