fpga纯组合逻辑计算CRC16、一个时钟计算出结果。
言语verilog
2022/9/5 1:47:49 994B CRC16 verilog FPGA
1
本设计是运用Verilog实现出租车计费器,运用的开发平台是QuartusII开发软件,运用的开发板是DE2开发板
2022/9/5 1:17:33 1.15MB FPGA Verilog 出租车计费器
1
该程序实现了基本的数字钟的显示功能。
并且也实现了基本的清零功能。
其他的调时,报时功能只需在程序中添加简单代码即可实现。
2022/9/4 19:44:33 1.67MB 基于verilog的
1
文件夹内包含两本书:《基于FPGA的嵌入式图像处理系统设计》和《基于FPGA的数字图像处理原理及使用》。
其中,原理及使用这本书偏重工程使用,详细易懂,有verilog源码好上手。
之前找这两个资源,每个资源都用了我十来个积分,心痛。
现在把PDF和源码找好了
2022/9/4 16:42:37 180.7MB fpga
1
汽车尾灯,Verilog语言程序,含所有运转程序,可以直接运转,仅供参考
2022/9/4 14:41:23 233KB 汽车尾灯
1
AES密码算法的verilog描述及testbench完成,AES加密算法是目前的高级加密标准之一,代码写的不是很好,但是可以供大家参考一下并提出意见
2022/9/4 6:31:32 3KB AES Verilo
1
用verilog实现的冒泡排序算法,源码,可综合,无警告,有仿真,有截图,有状态机,完全可用。
非常值得大家自创
2022/9/4 4:00:04 2.07MB verilog FPGA学习 实践 实用
1
电梯程序的verilog实现经过quartus验证经过
2022/9/4 2:29:13 334KB verilog 代码 电梯
1
该代码是简易的自动售货机,具有出货和找零功能,使用quartusⅡ运转。
保证运转成功。
还包含一份实验报告!
2022/9/3 18:11:25 401KB eda verilog语言
1
本人首先用两片STM32F1以软件的方式进行SPI通信,一主一从以便了解SPI协议,通信测试成功(实际中普通用硬件spi)。
然后用STM32F1主机与FPGA进行通信,根据从机STM32F1从机的接收代码改为Verilog,并且将SPI接收到的数据显示在0.96寸OLED(FPGA驱动OLED也是SPI方式,只是FPGA作为主机了)上。
2022/9/3 10:37:21 14.45MB STM32 FPGA SPI
1
共 905 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡