epm240开发板Verilog例程MAXII内部震荡时钟使用实例工程文件源码+阐明文档.zip
2022/9/6 22:14:28
862KB
1
EPM240cpld最小系统核心板ALTIUM原理图+PCB+verilog测试工程源码，采用2层板设计，板子大小为85x55mm，双面规划布线，主要器件为LPC2214，USB转串口芯片CH340G，MAX708R，AMS1117-3.3，MICIROUSB接口供电。
包括完整无误的原理图PCB文件+测试软件工程源码，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
包括完整无误的原理图PCB文件+测试软件工程源码，可以用Altium(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
2022/9/6 6:53:56
403KB
1
ISCAS89所包含的经典电路.v文件，为学习毛病诊断，测试向量研究的学者提供实验平台。
您会发现很多论文急于次作为实验，如：《时序电路测试向量融合算法》
您会发现很多论文急于次作为实验，如：《时序电路测试向量融合算法》
2022/9/6 5:53:16
1011KB
1
DMA的verilog硬件实现，此版本为东南大学2005年版本。
目测可用。
网上有很多该版本，但是不全，此次为收集齐全的版本方便大家学习研究。
（没有找到文档说明，代码正文较详细）
目测可用。
网上有很多该版本，但是不全，此次为收集齐全的版本方便大家学习研究。
（没有找到文档说明，代码正文较详细）
2022/9/6 1:20:09
27KB
1
DMA的verilog硬件实现，此版本为东南大学2005年版本。
目测可用。
网上有很多该版本，但是不全，此次为收集齐全的版本方便大家学习研究。
（没有找到文档说明，代码正文较详细）
目测可用。
网上有很多该版本，但是不全，此次为收集齐全的版本方便大家学习研究。
（没有找到文档说明，代码正文较详细）
2022/9/6 1:20:09
27KB
1
verilog编程实现的数字钟，里面有详尽的注释，整个工程直接打包，里面有波形图仿真，程序代码.v文件，可以直接下载到FPGA上运行显示，是电子线路测试实验的验收程序，扩展功能任意闹钟（手动设置时间）12小时/24小时切换自动报整点时数（几点响/亮几下）。
基本功能以数字方式显示时、分；
秒的用LED小时；
能手动校时、校分
基本功能以数字方式显示时、分；
秒的用LED小时；
能手动校时、校分
2022/9/5 22:18:12
6.59MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB