使用Verilog语言实现PHY芯片读写功能（MDIO芯片），经测试仿真无误，上板子调试读无误写未调。
文件内包含Quartus(QuartusPrime17.0)StandardEdition的工程文件，以及仿真和调试的程序，功能需求，RTL8211datasheet。
文件内包含Quartus(QuartusPrime17.0)StandardEdition的工程文件，以及仿真和调试的程序，功能需求，RTL8211datasheet。
2023/7/19 23:05:23
8.83MB
1
对一幅图像实现了基于FPGA的中值滤波，采用Verilog编程实现，并且进行了matlab的仿真验证，二者结果相同。
2023/7/17 15:43:02
9.16MB
1
CMAC(AES128)消息验证码的硬件实现，使用Verilog语言，内涵测试testbench文件，并有一个他人写的C语言文档（用来验证）。
亲测可用，感觉csdn给的分数太少了，我可是话费一整天做完的，并且网上并没有这种硬件实现的内容啊！！！
亲测可用，感觉csdn给的分数太少了，我可是话费一整天做完的，并且网上并没有这种硬件实现的内容啊！！！
2023/7/15 3:01:02
25KB
1
FFT算法在FPGA上的verilog实现详解ImplementationofFastFourierTransform(FFT)onFPGAusingVerilogHDL
2023/7/13 14:40:06
727KB
1
本文首先利用MATLAB产生两个频率不一样的正弦信号，并将这两个正弦信号相加，得到一个混叠的波形；
然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。
绝对原创。
然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。
绝对原创。
2023/6/28 18:05:57
1.08MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB