为从信号源上提高LFMCW测距雷达前端发射信号的调频线性度,改善雷达测量精度,设计了一种基于FPGA的LFMCW测距雷达调制信号源,并完成了软硬件设计与实现。
调制信号源以FPGA为控制核心,DA转换器为主要外围设备。
编写VHDL语言编程产生数字调制波形,利用DA转换器转换为模拟信号,经过低通滤波器和放大器,输出驱动雷达前端的模拟调制电压信号。
实验结果表明,该设计实现灵活,输出的调制电压信号波形稳定可靠,能够驱动多种雷达前端。
1
可以直接将图片生成Mif文件,作为FPGA的ram或者rom的输入测试文件,也可以将txt文件转化成mif文件,很是方便
2025/3/19 11:20:38 272KB Mif 文件生成器 FPGA
1
本文来自于www.qcloud.com,主要以当前学术界在AI处理器构架方面的讨论为主,其次对一些流式处理及数据复用,片上存储及其优化等方面接受本篇文章。
在一文所述的AI加速平台的第一阶段中,无论在FPGA还是ASIC设计,无论针对CNN还是LSTM与MLP,无论应用在嵌入式终端还是云端(TPU1),其构架的核心都是解决带宽问题。
不解决带宽问题,空有计算能力,利用率却提不上来。
就像一个8核CPU,若其中一个内核就将内存带宽100%占用,导致其他7个核读不到计算所需的数据,将始终处于闲置状态。
对此,学术界涌现了大量文献从不同角度对带宽问题进行讨论,可归纳为以下几种:A、流式处理与数据复用B、片上
1
亲测可用Quartus17.1版的重大更新内容:1.增加了Stratix10系列的器件库(Intel真14nm工艺生产,内核速度直接上1GHz,号称全世界最快的FPGA)2.集成了HLS编译器,用于C/C++开发FPGA,主要用于信号处理和/或科学计算类设计应用,和一样用C/C++开发FPGA的OpenCL有一些区别。
3.把一些Quartus内部集成的功能名字改了,让用户特别是初学者更容易理解这些功能的用处:旧的名字新的名字BlueprintInterfacePlannerQsysPlatformDesignerEyeQEyeViewerJNEyeAdvancedLinkAnalyzerLogicLockLogicLockRegionTimeQuestTimingAnalyzer
2025/3/18 5:23:01 112KB quartus ii prime/pro
1
(基于FPGA的LED显示装置控制板的设计)(基于FPGA的LED显示装置控制板的设计)(基于FPGA的LED显示装置控制板的设计)
1
双线性插值算法的FPGA实现,Verilog代码,分享给大家一起学习!
2025/3/13 14:46:40 3.42MB 双线性插值 FPGA Verilog
1
利用fpga灵活低功耗低成本实现了led的控制很值得做项目
2025/3/12 14:17:45 730KB fpga led大屏幕
1
使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用
2025/3/12 4:17:48 823KB verilog VHDL 串口 并口
1
专业性的FPGAverilog语音代码
2025/3/10 12:19:34 10.86MB FPGA
1
CAN总线与以太网协议转换
2025/3/8 22:22:56 11.59MB CAN总线,以太网协议转换
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡