限时发言时间本设计电路分为时钟脉冲电路、预置时间电路、倒计时显示电路、门电路比较控制电路、提示信号发生电路五部分。
提示器
2024/6/6 2:45:27 1.01MB 限时发言时间提示器
1
verilog数字钟设计,功能齐全(1)设计一个数码管实时显示时、分、秒的数字时钟(24小时显示模式);
(2)可以调节小时,分钟。
(3)能够进行24小时和12小时的显示切换。
(4)可以设置任意时刻闹钟,并且有开关闹钟功能。
(5)有整点报时功能,几点钟LED灯闪亮几下。
(6)有复位按键,复位后时间从零开始计时,但闹钟设置时间不变。
2024/6/5 14:10:27 96KB 数字钟
1
主要是FIFO,状态机,静态时序分析入门,跨时钟域设计等内容,想要进阶Verilog的可以下载来看。
内容来源于对MOOC文档的整理。
2024/6/5 10:48:30 2.26MB FPGA Verilog
1
有关FPGA的设计项目中经常需要用到多个时钟,有些辅助器件的控制时钟和驱动时钟具有不同的相时钟相位,因此本文对时钟的相位作了仿真及图示说明
2024/6/4 13:16:34 31KB FPGA 时钟相位
1
用51单片机解析GPS数据并在12864液晶显示经纬度、时钟以及高度的源代码程序(仅供参考_不提供程序问题解答)
2024/5/26 14:13:29 12KB GPS
1
所有资源已经打包上传,很好的学习资料。
基于FPGA的分频器设计1)系统时钟1MHz;
2)要求能产生2分频~16分频信号,分频系数步进值为1;
3)“分频系数置数”按钮每按一次,分频系数增加1,增加到16后如果再次按下“分频系数置数”按钮,分频系数回归到2;
置数结束后,按下“启动”按钮,系统按照指定的分频系数生成分频信号;
4)n分频后,“1”电平持续的时间要求1~n-1可调,步进值1;
5)“占空系数置数”按钮每按一次,“1”电平持续时间增加1,增加到n-1后如果再次按下“分频系数置数”按钮,“1”电平持续时间回归到1;
再按下“启动”按钮后,系统按照指定的“1”电平持续时间生成分频信号;
2024/5/26 1:17:57 2.81MB FPGA 分频器 可控 EDA课程设计
1
1、设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。
2、由晶振电路产生1HZ标准的信号。
分、秒为六十进制计数器,时为二十四进制计数器。
3、可手动校正时、分时间和日期值。
1
51单片机IO口模拟IIC驱动DS1307实时时钟,时钟数据通过串口打印。
本人自用代码,非网络下载,保证100%可用!
1
DS3231时钟显示,在4位时钟数码管上显示小时和分钟地址分配:时钟为4位共阴时钟数码管,74HC573驱动,接P0口(须接上接电阻)P20:74HC573片选,P21:小时十位位选;
P22:小时个位位选;
P23:时钟小数点位选;
P24:分钟十位位选;
P25:分钟个位位选。
P10:SCL;
P11:SDA;
P12:key1;P13:key2;P14:key3。
功能说明:key1:用来切换4位,切换到哪位,哪位就闪烁,此时可以用key2对闪烁位进行修改,修改好按key3键进行确认,完成时间的修改。
特点:DS3232SN计时准确,key2依赖于key1,key3依赖于key2,前者变化是后者变化的基础。
即若不处于修改状态,是没有办法修改的,若key2没有执行修改,key3是不能进行确认的。
这样可以保证误操作。
2024/5/22 2:51:18 4KB DS3231,时钟
1
CUBEMX构建的STM32F030F4的HAL库例子。
采用硬件IIC读写DS3231时钟芯片。
封装了DS3231功能的函数,直接调用。
附带中英文资料文档。
2024/5/19 22:12:18 14MB STM32F F030 DS3231 高精度RTC
1
共 667 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡